一种晶圆级封装结构及其制造方法技术

本发明专利技术公开一种晶圆级封装结构及其制造方法，晶圆级封装结构包括：堆叠圆片，其包括通过胶层键合的第一半导体圆片和第二半导体圆片，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘；多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并位于第二半导体圆片的第二表面；与所述多个沟槽分别对应的多个连接孔，其自对应的沟槽的底部贯穿至第一半导体圆片的第一表面；重分布层，其形成于第二半导体圆片的第二表面和/或沟槽上方，其包括多个连接部和/或多个焊垫部，且连接部填充对应的连接孔。与现有技术相比，本发明专利技术可以以低成本/小封装面积方式实现多功能集成IC(集成电路)/MEMS器件的制造。

【技术实现步骤摘要】
【专利说明】
本专利技术涉及半导体封装
，尤其涉及。【
技术介绍
】微机电系统MEMS(Micro_Electro Mechanical System)器件近些年成长迅速，从单一功能发展到多功能集成，目前已有多种6轴和9轴集成器件问世。从功能集成技术上来看，分为S0C(System On a Chip，系统单芯片)和SIP(System In a Package，系统级封装)两种。SOC是通过FAB工艺将全部功能集成到单颗裸Die(芯片)上，可实现高密度、高速、降低功耗等性能，然而其带来开发周期长，芯片良率低等问题，由于不同MEMS功能的FAB工艺/材料不尽相同，所以往往只能通过摊大集成裸die的面积来排布，因而芯片面积也比单一功能芯片大。SIP是将各种单一功能裸die(晶片)通过封装技术组装到一个封装体内实现集成，可分为并排(side by side)组装和堆叠组装，有开发周期短、芯片良率高等优势，然而并排组装有封装面积大(比SOC还要大)、集成度低等问题;堆叠组装可获得很小的封装面积，尤其是晶圆级封装，能大大提升封装效率和降低成本，极具发展潜力，但目前实现上下堆叠圆本文档来自技高网...

【技术保护点】
一种晶圆级封装结构，其特征在于，其包括：堆叠圆片，其包括第一半导体圆片和第二半导体圆片，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘，第一半导体圆片的第一表面和第二半导体圆片的第一表面通过胶层键合，以形成第一半导体圆片和第二半导体圆片间的堆叠，其中，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘；多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并自所述第二半导体圆片的第二表面延伸至所述第二半导体圆片内；与所述多个沟槽分别对应的多个连接孔...

【技术特征摘要】

【专利技术属性】
技术研发人员：饶杰，周海峰，文彪，凌方舟，蒋乐跃，
申请(专利权)人：美新半导体无锡有限公司，
类型：发明
国别省市：江苏;32