一种扇出型晶圆级封装结构及其制作方法技术

本发明专利技术实施例公开了一种扇出型晶圆级封装结构及其制作方法，其中，所述扇出型晶圆级封装结构包括：封装体模块，该封装体模块包括自下而上依次堆叠的至少两个封装单元，封装单元包括至少一个封装芯片以及与该封装芯片电连接的第一重布线层，上下相邻的两个封装单元的重布线层通过模块内连接件电连接，且至少一个封装单元的重布线层延伸至封装体模块的至少一个侧面的边缘；信号互连模块，设置在封装体模块的至少一个侧面，信号互连模块与延伸至边缘的重布线层电连接；电源模块，设置在封装体模块的至少一个侧面，电源模块与延伸至边缘的重布线层电连接。本发明专利技术使得扇出型晶圆级封装结构的高堆叠系统级封装中堆叠顶层供电压力减缓，缩小了互连间距。

【技术实现步骤摘要】
一种扇出型晶圆级封装结构及其制作方法
本专利技术涉及半导体领域，具体涉及一种扇出型晶圆级封装结构及其制作方法。
技术介绍
扇出型晶圆级封装(FOWLP)技术区别于传统的有机基板封装，可以兼容晶圆级尺寸工艺，节省基板体积，从而使得封装体的尺寸更小，可以兼容传统有机基板封装中高引脚分布高密度高性能的器件，在成本上也更为低廉。一般传统的系统级封装主要以平面的二维器件分布多层封装堆叠(PackageOnPackage，POP)、特殊功能芯片例如存储芯片的高三维堆叠、低功耗的三维堆叠为主。二维平面器件分布的系统级封装布线难度大，所需面积大，信号的损耗大；特殊功能芯片针对的封装器件应用范围较少，对于高堆叠封装顶层的供电会有越来越高的压力；低功耗封装内部三维堆叠集成的封装器件受限于自身的微组装、热耗散以及可测试难度，应用范围窄，堆叠顶层的供电压力较大。扇出型晶圆级封装以自身塑封芯片体为基板，可以通过以塑封体为基板的精密加工使得产品拥有相对于传统系统级封装更为优越的电学性能。现有的传统二维平面器件分布的多层三维PoP封装受限于基板体积与上层供电压力，无法使得体积更小、堆叠更高；闪存等特殊芯片的三维高本文档来自技高网...

【技术保护点】
一种扇出型晶圆级封装结构，其特征在于，包括：封装体模块，所述封装体模块包括自下而上依次堆叠的至少两个封装单元，所述封装单元包括至少一个封装芯片以及与所述封装芯片电连接的重布线层，上下相邻的两个封装单元的重布线层通过模块内连接件电连接，且至少一个所述封装单元的重布线层延伸至所述封装体模块的至少一个侧面的边缘；信号互连模块，设置在所述封装体模块的至少一个侧面，所述信号互连模块与延伸至边缘的所述重布线层电连接；电源模块，设置在所述封装体模块的至少一个侧面，所述电源模块与延伸至边缘的所述重布线层电连接。

【技术特征摘要】
1.一种扇出型晶圆级封装结构，其特征在于，包括：封装体模块，所述封装体模块包括自下而上依次堆叠的至少两个封装单元，所述封装单元包括至少一个封装芯片以及与所述封装芯片电连接的重布线层，上下相邻的两个封装单元的重布线层通过模块内连接件电连接，且至少一个所述封装单元的重布线层延伸至所述封装体模块的至少一个侧面的边缘；信号互连模块，设置在所述封装体模块的至少一个侧面，所述信号互连模块与延伸至边缘的所述重布线层电连接；电源模块，设置在所述封装体模块的至少一个侧面，所述电源模块与延伸至边缘的所述重布线层电连接。2.根据权利要求1所述的封装结构，其特征在于，所述信号互连模块包括系统互连电路板，所述系统互连电路板通过第一模块间连接件与延伸至边缘的所述重布线层电连接；或者，所述信号互连模块包括至少一个导线，所述导线将延伸至边缘的所述重布线层电连接。3.根据权利要求1所述的封装结构，其特征在于，所述电源模块包括电源供应电路板，所述电源供应电路板通过第二模块间连接件与延伸至边缘的所述重布线层电连接；所述电源模块所在的封装体模块的侧面处，所述封装单元上下两侧的重布线层通过方形通孔电连接。4.根据权利要求1所述的封装结构，其特征在于，所述封装单元包括芯片固封层，所述至少一个封装芯片由塑封材料固封在所述芯片固封层中。5.根据权利要求4所述的封装结构，其特征在于，所述封装单元还包括位于所述封装芯片固封层上侧或下侧中至少一侧的复合绝缘层，所述重布线层设置在所述复合绝缘层中。6.根据权利要求1所述的封装结构，其特征在于，相邻的两个所述封装单元之间的空隙中设置有填充物。7.一种扇出型晶圆级封装结构的制作方法，其特征在于，包括：制作封装体模块，所述封装体模块包括自下而上依次堆叠的至少两个封装单元，所述封装单元包括至少一个封装芯片以及与所述...

【专利技术属性】
技术研发人员：王祺翔，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32