降低边缘应力的晶圆级封装方法技术

本发明专利技术涉及晶圆级芯片封装领域，涉及一种降低边缘应力的晶圆级封装方法。本发明专利技术步骤：步骤1，提供带有功能区、焊盘、晶圆；步骤2，提供盖板，盖板与支撑墙键合在一起；步骤3，利用键合胶将带有支撑墙的盖板与晶圆键合在一起；步骤4，对晶圆第二表面上切割道的位置进行预切割，并切割去除一定厚度的支撑墙，形成第一槽体；步骤5，对晶圆第二表面进行刻蚀，将焊盘上的材料去除，形成第二槽体；步骤6，制作重分布层，在晶圆第二表面制作重分布层；步骤7，对晶圆沿着切割道进行切割以形成单颗芯片的封装。本发明专利技术通过对切割道边缘、金属层以及介质层进行包裹及保护，降低了芯片边缘部分发生分层、开裂的风险；改善焊盘与金属线之间的电性连接。

【技术实现步骤摘要】

本专利技术涉及晶圆级芯片封装领域，尤其涉及一种降低边缘应力的晶圆级封装方法。
技术介绍
晶圆的一般结构包括若干个芯片单元，每个芯片单元包括基底和位于所述基底的正面的介质层，基底的正面设有功能区，所述功能区周边设有若干焊盘，且焊盘位于介质层内，功能区与其周边的焊盘电性相连。目前，晶圆级芯片的互连步骤包括，在晶圆基底的背面上做开口，该开口从晶圆的背面延伸到晶圆的正面，并暴露出正面的焊盘，在开口内壁铺设金属线路，将焊盘的电性引到晶圆的背面，实现晶圆级芯片的互连，最后沿晶圆切割道进行切割，形成单颗封装芯片。目前，在对晶圆进行切割后，芯片边缘的介质层与支撑墙的界面处在可靠性测试(如TC、HAST等)的过程中，由于集中应力作用，极易发生分层以及开裂等失效现象，这也将严重影响封装中金属布线层的可靠性。为了解决这一封装中的关键问题，迫切需要一种新型的封装方法来提高封装的可靠性。
技术实现思路
本专利技术提供了一种降低边缘应力的晶圆级封装方法，通过在晶圆第二表面刻蚀暴露出第一表面的焊盘前，先在该面沿切割道对应位置进行预切割，切割刀切入支撑墙，去除终切位置的衬底材料。为了实现以上目的，本专利技术采用以下技术方案：本专利技术提供的一种降低边缘应力的晶圆级封装方法，包括以下步骤：步骤1，提供晶圆100，所述晶圆具有第一表面100a和与其相对的第二表面100b，所述第一表面上制作有若干功能区101，及各功能区周边的至少一焊盘102，相邻功能区之间有未覆盖焊盘的切割道105；步骤2，提供盖板300，盖板与支撑墙200键合在一起；步骤3，利用键合胶将带有支撑墙的盖板与晶圆第一表面键合在一起，使晶圆第一表面的功能区置于支撑墙形成的空腔中；步骤4，对晶圆第二表面上对应切割道的位置进行预切割，并切割去除一定厚度的支撑墙，形成第一槽体104；步骤5，对晶圆第二表面进行刻蚀，将焊盘上的材料去除，形成第二槽体106；步骤6，制作重分布层，在晶圆第二表面及第二槽体内壁制作重分布层，将焊盘的电性通过第二槽体导通到预设的焊球的位置；步骤7，对晶圆沿着切割道105进行切割以形成单颗芯片的封装体。可选的，所述第二槽体106可暴露各焊盘的一部分，或者全部。可选的，在晶圆切割道位置进行预切割时，切入支撑墙内部的深度在10μm至20μm之间。可选的，所述盖板300同支撑墙200利用键合胶进行键合，所述支撑墙200与晶圆第一表面100a利用键合胶进行键合，所述键合胶为一种树脂类粘接胶。可选的，所述硅刻蚀方法包括干法刻蚀或湿法刻蚀。可选的，所述晶圆第二表面100b及第二槽体内壁的重分布层结构包括钝化层401、金属层布线层402和防焊层403。可选的，钝化层401和防焊层403材料相同或相似。可选的，在制作重分布层，即在形成钝化层401与防焊层403时，同时在第一槽体104中也制作钝化层401与防焊层403，形成对预切割形成的第一槽体104的包裹。可选的，所述金属布线层402没有覆盖切割道105区域。可选的，所述最外侧的防焊层403的厚度不超过钝化层401厚度的1.5倍。与现有技术相比，本专利技术的有益效果是：通过本专利技术专利的实施：1.通过对晶圆第二表面100b上的切割道105位置进行预切割，然后布置上钝化层401与防焊层403，通过此方法，可以有效的对切割道边缘、金属层402以及晶圆的介质层103进行包裹及保护，减小了封装整体，尤其是晶圆上焊盘102和介质层103的应力，增加了封装可靠性，降低了芯片边缘部分发生分层、开裂的风险。2.对晶圆第二表面100b上进行刻蚀形成第二槽体106时，暴露出了全部或大部分的焊盘102，可以有效的改善焊盘102与金属线402之间的电性连接。本专利技术的下文特举例实施例，并配合附图对本专利技术的上述特征和优点做详细说明。附图说明图1到8为根据本专利技术方法步骤按从前到后顺序排列的示意图。图中标号：100.晶圆100a.晶圆第一表面100b.晶圆第二表面101.功能区102.焊盘103.介质层104.第一槽体105.切割道106第二槽体200.支撑墙300.盖板401.钝化层402.金属层403.防焊层404.焊球具体实施方式下面将参照附图对本专利技术进行更详细的描述：下面将结合图(1)到(8)来详细说明本实施例的降低边缘应力的晶圆级封装制造流程。步骤1，提供晶圆100：请参考图(1)，提供晶圆100，所述晶圆上100上制作有功能区101，焊盘102，介质层103。该功能区、焊盘、介质层形成于晶圆100上。在其他实施例中，晶圆材料可以为锗、砷化镓等半导体材料。晶圆相邻功能区101之间有一定宽度的切割道105，该切割道未覆盖焊盘。沿该切割道切割可将晶圆分离成单颗芯片。步骤2，键合盖板300与支撑墙200：请参考图(2)，提供盖板300，利用键合胶将盖板300与支撑墙200键合在一起。在本实施例中，所述盖板300可以是玻璃、石英、塑胶等透明材质，也可以为硅、陶瓷、金属等材料。所述腔体可以为圆形或者方形。步骤3，晶圆100键合：请参考图(3)，利用键合胶将带有支撑墙200的盖板300与晶圆第一表面100a键合在一起，使晶圆第一表面100a的功能区101置于支撑墙200形成的空腔中。在本实施例中，键合胶可以采用滚刷的方式进行涂布，并且所述键合胶为一种树脂类粘接胶。优选的，对晶圆背部进行减薄，达到芯片封装设定厚度：请参考图(4)，晶圆100减薄，通过研磨机，对晶圆第二表面100b进行研磨，减薄到设定厚度，并在减薄后对晶圆第二表面100b进行去应力等离子刻蚀。在本实施例中，将晶圆100的厚度从最开始的600～700微米减薄至130微米左右；去应力等离子蚀刻是为了去除晶圆100中由于研磨产生的内应力，改善晶圆100的翘曲，便于后续工艺进行。步骤4，预切割：请参考图(5)，对晶圆第二表面100b上对应切割道105的位置进行预切割，将晶圆第二表面100b上属于切割道105区域的硅进行去除，形成第一槽体104。在本实施例中，在晶圆切割道位置进行预切割时，切割需要达到支撑墙内部，深度在10μm至20μm之间。步骤5，硅刻蚀：请参考图(6)，对晶圆第二表面100b焊盘102的位置本文档来自技高网...

【技术保护点】
降低边缘应力的晶圆级封装方法，其特征在于，包括以下步骤：步骤1，提供晶圆(100)，所述晶圆具有第一表面(100a)和与其相对的第二表面(100b)，所述第一表面上制作有若干功能区(101)，连接功能区与焊盘(102)间信号的介质层(103)，及各功能区周边的至少一焊盘，相邻功能区之间有未覆盖焊盘的切割道(105)；步骤2，提供盖板(300)，盖板与支撑墙(200)键合在一起；步骤3，利用键合胶将带有支撑墙的盖板与晶圆第一表面键合在一起，使晶圆第一表面的功能区置于支撑墙形成空腔的中央；步骤4，对晶圆第二表面上对应切割道的位置进行预切割，并切割去除部分的支撑墙，形成第一槽体(104)；步骤5，对晶圆第二表面进行刻蚀，将焊盘上方的材料去除，形成第二槽体(106)；步骤6，在晶圆第二表面及第二槽体内壁制作重分布层，将焊盘的电性通过第二槽体导通到预设的焊球(404)的位置；重分布层结构包括钝化层(401)、金属层布线层(402)和防焊层(403)。同时在第一槽体(104)中也制作钝化层(401)与防焊层(403)，形成对预切割形成的第一槽体(104)的包裹；步骤7，对晶圆沿着切割道(105)进行切割以形成单颗芯片的封装体。...

【技术特征摘要】
1.降低边缘应力的晶圆级封装方法，其特征在于，包括以下步骤：
步骤1，提供晶圆(100)，所述晶圆具有第一表面(100a)和与其相
对的第二表面(100b)，所述第一表面上制作有若干功能区(101)，连接
功能区与焊盘(102)间信号的介质层(103)，及各功能区周边的至少一
焊盘，相邻功能区之间有未覆盖焊盘的切割道(105)；
步骤2，提供盖板(300)，盖板与支撑墙(200)键合在一起；
步骤3，利用键合胶将带有支撑墙的盖板与晶圆第一表面键合在一
起，使晶圆第一表面的功能区置于支撑墙形成空腔的中央；
步骤4，对晶圆第二表面上对应切割道的位置进行预切割，并切割去
除部分的支撑墙，形成第一槽体(104)；
步骤5，对晶圆第二表面进行刻蚀，将焊盘上方的材料去除，形成第
二槽体(106)；
步骤6，在晶圆第二表面及第二槽体内壁制作重分布层，将焊盘的电
性通过第二槽体导通到预设的焊球(404)的位置；重分布层结构包括钝
化层(401)、金属层布线层(402)和防焊层(403)。同时在第一槽体(104)
中也制作钝化层(401)与防焊层(403)，形成对预切割形成的第一槽体
(104)的包裹；

【专利技术属性】
技术研发人员：秦飞，史戈，别晓锐，安彤，肖智轶，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：北京;11