半导体封装制造技术

本公开提供了一种半导体封装，该半导体封装包含第一元件；一第二元件，横向相邻于该第一元件；一封装件，囊封该第一元件与该第二元件；以及一横向凸块结构，实现一横向信号路径于该第一元件与该第二元件之间，其中该封装件的一部分位于该第一元件与该第二元件之间。

【技术实现步骤摘要】
半导体封装
本公开涉及一种半导体封装，特别关于一种具有凸块结构的半导体封装，该凸块结构于两个横向相邻芯片之间或是芯片与传导通路之间实现一横向信号路径。
技术介绍
半导体元件对于许多现代应用而言是重要的。随着电子技术的进展，半导体元件的尺寸越来越小，而功能越来越大且整合的电路量越来越多。由于半导体元件的规模微小化，芯片上覆置芯片(chip-on-chip)技术目前广泛用于制造半导体元件。在此半导体封装的生产中，实施了许多制造步骤。然而，微型化规模的半导体元件的制造变得越来越复杂。制造半导体元件的复杂度增加可能造成缺陷，例如电互连不良、产生裂纹、或是组件脱层。因此，半导体元件的结构与制造的修饰有许多挑战。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的实施例提供一种半导体封装，包括：一第一元件；一第二元件，横向相邻于该第一元件；一封装件，囊封该第一元件与该第二元件；以及一横向凸块结构，实现一横向信号路径于该第一元件与该第二元件之间；其中该封装件的一部分位于该第一元件与该第二元件之间。在本公开的一些实施例中，该第一元件与该第二元件为单一晶圆的两个相邻半导体芯片。在本公开的一些实施例中，该第一元件与该第二元件为不同晶圆的两个半导体芯片。在本公开的一些实施例中，该第一元件为半导体芯片，该第二元件为传导插塞。在本公开的一些实施例中，该横向凸块结构包括：一凸块下金属层，在无使用重布线结构下，电连接该第一元件与该第二元件；以及一凸块体，位于该凸块下金属层上。在本公开的一些实施例中，该横向凸块结构包括：一凸块下金属层，在无使用重布线结构下，电连接该第一元件与该第二元件；一传导柱，位于该凸块下金属层上；以及一凸块体，位于该传导柱上。在本公开的一些实施例中，该半导体封装还包括一垂直凸块结构，实现该第一元件的一垂直信号路径，其中该垂直凸块结构的高度不同于该横向凸块结构的高度。在本公开的一些实施例中，该垂直凸块结构的高度大于该横向凸块结构的高度。在本公开的一些实施例中，在无使用重布线结构下，该凸块结构实现该横向信号路径于该第一元件与该第二元件之间。因此，本公开的半导体封装的高度小于具有重布线结构的半导体封装的高度。换言之，本公开的半导体封装可符合现代半导体封装的规模微小化需求(小尺寸架构)。此外，省略重布线结构为降低半导体封装的制造成本的主要因素。本公开的另一实施例提供一种半导体封装，包括：一第一元件；一第二元件，横向相邻于该第一元件；一封装件，囊封该第一元件与该第二元件，其中该封装件的一部分位于该第一元件与该第二元件之间；以及一整合信号路径，包括实现一横向信号路径的重布线结构以及实施一第一垂直信号路径的一第一凸块结构，其中该重布线结构包括电连接该第一元件与该第二元件的一传导线，而且该第一凸块结构电连接至该传导线。在本公开的一些实施例中，该第一元件与该第二元件为单一晶圆的两个相邻半导体芯片。在本公开的一些实施例中，该第一元件与该第二元件为不同晶圆的两个半导体芯片。在本公开的一些实施例中，该第一元件为半导体芯片，该第二元件为传导插塞。在本公开的一些实施例中，该第一凸块结构包括：一凸块下金属层，电连接该第一元件与该第二元件；以及一凸块体，位于该凸块下金属层上。在本公开的一些实施例中，该第一凸块结构包括：一凸块下金属层，电连接该第一元件与该第二元件；以及一凸块体，位于该传导柱上。在本公开的一些实施例中，半导体封装还包括实现该第一元件的一第二垂直信号路径的一第二凸块结构，其中该第一凸块结构的高度不同于该第二凸块结构的高度。在本公开的一些实施例中，该第二凸块结构的高度大于该第一凸块结构的高度。上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中的技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。附图说明参阅详细说明与权利要求结合考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号是指相同的元件。图1为剖面示意图，例示本公开的比较实施例的半导体封装；图2为剖面示意图，例示本公开实施例的半导体封装；图3A为剖面示意图，例示本公开实施例的横向凸块结构实施的横向信号路径；图3B为剖面示意图，例示本公开实施例的凸块结构与重布线结构实施的整合信号路径；图4为剖面示意图，例示本公开实施例的半导体封装；图5为剖面示意图，例示本公开实施例的半导体封装；图6A为剖面示意图，例示本公开实施例的第一横向凸块结构实施的横向信号路径；图6B为剖面示意图，例示本公开实施例的凸块结构与重布线结构实施的整合信号路径；图7A为剖面示意图，例示本公开实施例的第一横向凸块结构实施的横向信号路径；图7B为剖面示意图，例示本公开实施例的凸块结构与重布线结构实施的整合信号路径；图8A为剖面示意图，例示本公开实施例的第一横向凸块结构实施的横向信号路径；图8B为剖面示意图，例示本公开实施例的凸块结构与重布线结构实施的整合信号路径；图9为剖面示意图，例示本公开实施例的半导体封装；图10为流程图，例示本公开实施例的半导体封装的制造方法；图11至图16为示意图，例示本公开实施例图10的制造半导体封装的制程。附图标记说明：10～半导体封装；11～重布线层；11A～传导线；11B～传导线；11C～传导线；13A～半导体芯片；13B～半导体芯片；15～封装件；17～传导凸块；100A～半导体封装；100B～半导体封装；100C～半导体封装；100D～半导体封装；111A～凸块结构；111A’～凸块结构；112A～垂直凸块结构；112B～垂直凸块结构；113A～第一半导体元件；113B～第二半导体元件；115～封装件；115A～部分；116A～部分；116B～部分；117A～第一传导插塞；117B～第二传导插塞；119A～第一凸块结构；119A’～凸块结构；119B～第二凸块结构；119B’～凸块结构；121～凸块下金属层；123～凸块体；125～重布线层；127～传导线；131～凸块下金属层；133～凸块体；135～传导柱；200～承载基板；201～图案化遮罩；203～开口；205～模制元件；205A～侧；205B～侧；1131A～接垫；1131B～接垫。具体实施方式本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。本公开涉及一种具有在两个横向相邻芯片或芯片与传导插塞之间实现一横向信号路径的凸块结构的半本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：一第一元件；一第二元件，横向相邻于该第一元件；一封装件，囊封该第一元件与该第二元件，其中该封装件的一部分位于该第一元件与该第二元件之间；以及一横向凸块结构，实现一横向信号路径于该第一元件与该第二元件之间。

【技术特征摘要】
2016.12.12 US 15/375,4981.一种半导体封装，包括：一第一元件；一第二元件，横向相邻于该第一元件；一封装件，囊封该第一元件与该第二元件，其中该封装件的一部分位于该第一元件与该第二元件之间；以及一横向凸块结构，实现一横向信号路径于该第一元件与该第二元件之间。2.如权利要求1所述的半导体封装，其中该第一元件与该第二元件为一单一晶圆的两个相邻半导体芯片。3.如权利要求1所述的半导体封装，其中该第一元件与该第二元件为不同晶圆的两个半导体芯片。4.如权利要求1所述的半导体封装，其中该第一元件为一半导体芯片，以及该第二元件为一传导插塞。5.如权利要求1所述的半导体封装，其中该横向凸块结构包括：一凸块下金属层，在无使用一重布线结构下，电连接该第一元件与该第二元件；以及一凸块体，位于该凸块下金属层上。6.如权利要求1所述的半导体封装，其中该横向凸块结构包括：一凸块下金属层，在无使用一重布线结构下，电连接该第一元件与该第二元件；一传导柱，位于该凸块下金属层上；以及一凸块体，位于该传导柱上。7.如权利要求1所述的半导体封装，还包括一垂直凸块结构，实现该第一元件的一垂直信号路径，其中该垂直凸块结构的高度不同于该横向凸块结构的高度。8.如权利要求7所述的半导体封装，其中该垂直凸块结构得高度大于该横向凸块结构的高度。...

【专利技术属性】
技术研发人员：林柏均，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71