【技术实现步骤摘要】
半导体装置封装及其制造方法
本专利技术涉及半导体装置封装及其制造方法，并且更确切地说涉及包含安置在电路层的两个相对表面上方的具有不同热膨胀系数的两个模制层的半导体装置封装及其制造方法。
技术介绍
三维(3D)半导体装置封装可以经受翘曲，这是由于其在结构性层之间的不对称结构和特性失配，例如，热膨胀系数(CTE)的失配。为了缓解翘曲，可增加半导体封装的厚度。然而，半导体装置封装的厚度的增大带来了与电子产品大小的最小化趋势的冲突。
技术实现思路
在一些实施例中，半导体装置封装包含：第一电路层、至少一个电子组件、第一模制层、电子组件和第二模制层。第一电路层包含第一表面以及与第一表面相对的第二表面。至少一个电子组件安置在第一电路层的第一表面上方并且电连接到第一电路层。第一模制层安置在第一电路层的第一表面上方。第一模制层囊封至少一个电子组件的边缘，并且第一模制层的下表面和至少一个电子组件的下表面是基本上共平面的。电子组件安置在第一电路层的第二表面上方并且电连接到第一电路层。第二模制层安置在第一电路层的第二表面上方并且囊封电子组件。在一些实施例中，半导体装置封装包含：第一电路层、至...
【技术保护点】
1.一种半导体装置封装，其包括：第一电路层，其包含第一表面以及与所述第一表面相对的第二表面；至少一个电子组件，其安置在所述第一电路层的所述第一表面上方并且电连接到所述第一电路层；第一模制层，其安置在所述第一电路层的所述第一表面上方，其中所述第一模制层囊封所述至少一个电子组件的边缘，并且所述第一模制层的下表面和所述至少一个电子组件的下表面是基本上共平面的；电子组件，其安置在所述第一电路层的所述第二表面上方并且电连接到所述第一电路层；以及第二模制层，其安置在所述第一电路层的所述第二表面上方并且囊封所述电子组件。
【技术特征摘要】
2017.03.09 US 15/454,5201.一种半导体装置封装，其包括：第一电路层，其包含第一表面以及与所述第一表面相对的第二表面；至少一个电子组件，其安置在所述第一电路层的所述第一表面上方并且电连接到所述第一电路层；第一模制层，其安置在所述第一电路层的所述第一表面上方，其中所述第一模制层囊封所述至少一个电子组件的边缘，并且所述第一模制层的下表面和所述至少一个电子组件的下表面是基本上共平面的；电子组件，其安置在所述第一电路层的所述第二表面上方并且电连接到所述第一电路层；以及第二模制层，其安置在所述第一电路层的所述第二表面上方并且囊封所述电子组件。2.根据权利要求1所述的半导体装置封装，其进一步包括：第二电路层，其安置在所述第二模制层上方；以及至少一个互连件，其安置在所述第一电路层与所述第二电路层之间，通过所述第二模制层囊封，并且电连接到所述第一电路层和所述第二电路层。3.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述电子组件上方并且电连接到所述电子组件的至少一个电触点。4.一种半导体装置封装，其包括：第一电路层，其包含第一表面以及与所述第一表面相对的第二表面；至少一个电子组件，其安置在所述第一电路层的所述第一表面上方并且电连接到所述第一电路层；第一模制层，其安置在所述第一电路层的所述第一表面上方并且封装所述至少一个电子组件；电子组件，其安置在所述第一电路层的所述第二表面上方并且电连接到所述第一电路层；以及第二模制层，其安置在所述第一电路层的所述第二表面上方并且囊封所述电子组件，其中所述第一模制层的热膨胀系数CTE不同于所述第二模制层的CTE。5.根据权利要求4所述的半导体装置封装，其中所述第一模制层的所述CTE大于所述第二模制层的所述CTE。6.根据权利要求5所述的半导体装置封装，其中所述第一模制层和所述第二模制层选自薄膜模制化合物、液体模制化合物或粒状模制化合物。7.根据权利要求6所述的半导体装置封装，其中所述第一模制层包含所述薄膜模制化合物，并且所述第二模制层包含所述液体模制化合物或所述粒状模制化合物。8.根据权利要求5所述的半导体装置封装，其中所述第一模制层和所述第二模制层包含不同的模制材料。9.根据权利要求8所述的半导体装置封装，其中所述第一模制层包含味之素累积薄膜ABF，并且所述第二模制层...
【专利技术属性】
技术研发人员：陈天赐，陈光雄，王圣民，王奕程，许文政，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。