半导体器件和形成半导体器件的方法技术

根据各个实施例，一种装置可以包括：半导体区域；布置在半导体区域之上的金属化层；以及布置在金属化层和半导体区域之间的自组阻挡层，其中自组阻挡层可以包括配置用于从金属化层自离析的第一金属。

【技术实现步骤摘要】
半导体器件和形成半导体器件的方法
各个实施例通常涉及一种半导体器件以及一种形成该半导体器件的方法。
技术介绍
通常，可以以半导体技术在衬底(也称作晶片或载片)上和/或中处理半导体器件。衬底可以包括多个半导体器件(例如芯片)，在衬底的对应区域中处理或者安装多个半导体器件。为了制造这些半导体器件，形成某些层和层堆叠，例如电互联、阻挡层和有源区域。传统地，某些层组合和/或材料组合要求相互扩散分离，例如如果它们倾向于相互反应。扩散分离可以由阻挡层提供。然而，在处理期间，较高的温度可以增大原子的活性和/或迁移率，从而阻挡层通常要求高完整性以防止在相应层之间扩散。在处理期间可能产生的阻挡层中的缺陷可以削弱阻挡层的完整性，并且可以允许穿过阻挡层相互扩散。这可以使得层的功能(例如它们用于提供低电阻连接的能力)恶化，或者可以破坏半导体器件。借由示例的方式，在形成阻挡层期间，表面污染物可以在阻挡层中诱发孔洞，示意性地用作相互扩散栅闸。此外，阻挡层地某一缺陷密度可以随着层之间相互扩散区域增大而降低阻挡层的可靠性。借由示例的方式，增大接触焊盘与有源区域之间的界面区域可以导致所制造半导体器件故障率的增大。在半导体器件的处理期间和/或在半导体器件的可靠性测试期间，可以对半导体器件施加高温，例如大于约200℃，例如大于约400℃。这可以增大半导体器件中材料的扩散活性，增大了在处理或测试期间破坏半导体器件的风险。传统地，可以通过增大阻挡层的数目，例如通过形成多层阻挡层而提高阻挡层的可靠性。多层阻挡层要求更高的努力，更多处理时间，以及额外的材料，这可以增大制造成本。多层阻挡层的可靠性也可以随着增大互相扩散区域面积而降低。此外，由表面污染物引起的缺陷可以延伸穿过多层阻挡层的所有层，并且因此无法通过增大阻挡层数目而减少。
技术实现思路
根据各个实施例，一种器件可以包括：半导体区域；沉积在半导体区域之上的金属化层；以及布置在金属化层和半导体区域之间的自组阻挡层，其中自组阻挡层包括被配置用于与金属化层自离析(self-segregating)的第一金属。附图说明在附图中，遍及不同视图，相同的附图标记通常涉及相同的部件。附图无需按照比例，替代地通常强调的是示出本专利技术的原理。在以下说明书中，参照附图描述本专利技术的各个实施例，其中：图1A和图1B以示意性剖视图或侧视图分别示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图2A和图2B以示意性剖视图或侧视图分别示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图3A和图3B以示意性剖视图或侧视图分别示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图4A和图4B分别示出了示意图；图5A和图5B分别示出了示意图；图6A和图6B分别示出了示意图；图7A和图7B分别示出了示意图；图8A和图8B分别示出了示意图；图9A和图9B分别示出了示意图；图10A和图10B分别示出了示意图；图11示出了示意图；图12以示意性剖视图或侧视图示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图13以示意性剖视图或侧视图示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图14以示意性剖视图或侧视图示出了在根据各个实施例的方法中根据各个实施例的半导体器件；图15以示意性流程图示出了根据各个实施例的方法；图16以示意性流程图示出了根据各个实施例的方法；图17A和图17B以示意性剖视图或侧视图分别示出了在根据各个实施例的方法中根据各个实施例的半导体器件；以及图18A和图18B以示意性剖视图或侧视图分别示出了在根据各个实施例的方法中根据各个实施例的半导体器件。具体实施方式以下详细说明书涉及附图，其借由示意的方式示出了其中可以实施本专利技术的具体细节和实施例。词语“示例性”在此用于意味着“用作示例、实例或说明”。在此描述为“示例性”的任何实施例或设计不必构造为在其他实施例或设计之上的优选或有利的。相对于形成在侧边或表面“之上”的沉积材料而使用的词语“在……之上”可以在此用于意味着沉积的材料可以“直接地”形成在所指的侧边或表面上，例如与其直接接触。在此相对于形成在侧边或表面“之上”的沉积材料所使用的词语“在……之上”可以在此用于意味着所沉积的材料可以“间接地”形成在所指侧边或表面上，其中一个或多个额外层设置在所指侧边或表面与所沉积材料之间。相对于结构(或衬底、晶片或载体)的“横向”延伸或“横向地”紧贴所使用的术语“横向”可以在此用于意味着沿着衬底、晶片或载体表面的延伸或定位相互关系。这意味着衬底的表面(例如载体的表面，或晶片的表面)可以用作参考，通常称作衬底的主处理表面(或载体或晶片的主处理表面)。此外，相对于结构(或结构元件)的“宽度”使用的术语“宽度”可以用于在此意味着结构的横向延伸。此外，相对于结构(或结构元件)的高度使用的术语“高度”可以在此用于意味着沿着垂直于衬底表面(例如垂直于衬底的主处理表面)的方向结构的延伸。相对于层“厚度”所使用的术语“厚度”可以在此用于意味着垂直于其上沉积层的支座(材料)的表面的层的空间延伸。如果支座的表面平行于衬底的表面(例如平行于主处理表面)，沉积在支座上层的“厚度”可以与层的高度相同。此外，“垂直”结构可以称作沿垂直于横向方向(例如垂直于衬底的主衬底表面)的方向延伸的结构，并且“垂直”延伸可以称作沿着垂直于横向方向的延伸(例如垂直于衬底的主处理表面的延伸)。根据各个实施例，半导体器件包括在半导体器件制造期间(换言之，在用于形成半导体器件的方法中)所形成的一个或多个集成电路结构(也称作半导体芯片，IC，芯片，或微芯片)。可以在衬底的对应区域(也称作有源芯片区域)中的衬底之上和/或衬底之中利用各种半导体处理技术至少部分地处理集成电路结构。集成电路结构可以包括一个或更多(例如多个)半导体电路元件。一个或更多(例如多个)半导体电路元件可以被电互连并配置用于在完全已处理的集成电路结构中(例如在功率电子器件中)在晶体管、电阻器、电容器中的至少一个处执行操作。该操作例如是计算操作、开关操作、整流操作、或存储操作的至少一个。在其他半导体器件制造中，在通过晶片划片以从多个半导体器件提供多个单个半导体器件(也称作半导体芯片)的半导体器件处理之后可以从衬底(也称作晶片或载体)划片分出多个半导体器件。此外，半导体器件制造的最终阶段可以包括已划片半导体器件的封装(也称作组装，包装或密封)，其中已划片分出的半导体器件可以例如包入支撑材料(也称作模塑材料或封装材料)中以防止半导体器件的物理损伤和/或腐蚀。支撑材料包围半导体器件(示意性地，形成封装或模塑)并且可以可选地支持电接触和/或引线框架以将半导体器件连接至外围装置，例如连接至电路板。根据各个实施例，在半导体器件制造期间，可以处理各种材料类型以形成以下项中至少一个：集成电路结构、半导体电路元件、接触焊盘、电互连，其可以是电绝缘材料、半导电材料(也称作半导体材料)或导电材料(也称作电导材料)。根据各个实施例，衬底(也称作载体或晶片)可以包括各种类型的至少一个半导体材料或者由各种类型的至少一个半导体材料形成，至少一个半导体材料例如包括IV族半导体(例如硅(Si)或锗(Ge))、III-V族半导体(例如砷化镓)、或其他半导体类型。该其本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体区域；金属化层，被布置在所述半导体区域之上；以及自组阻挡层，被布置在所述金属化层与所述半导体区域之间，其中所述自组阻挡层包括被配置用于从所述金属化层自离析的合金元素。

【技术特征摘要】
2015.11.30 US 14/953,5021.一种半导体器件，包括：半导体区域；金属化层，被布置在所述半导体区域之上；以及自组阻挡层，被布置在所述金属化层与所述半导体区域之间，其中所述自组阻挡层包括被配置用于从所述金属化层自离析的合金元素。2.根据权利要求1所述的半导体器件，其中，所述自组阻挡层与所述金属化层或所述半导体区域中的至少一个物理接触。3.根据权利要求1所述的半导体器件，其中，激活所述合金元素从所述金属化层离析的温度小于激活所述半导体区域与所述金属化层反应的温度。4.根据权利要求1所述的半导体器件，其中，所述金属化层中的所述合金元素的浓度在从约0.5at％至约50at％的范围中。5.根据权利要求1所述的半导体器件，其中，所述自组阻挡层基本上由所述合金元素或者化合物中的至少一种形成，所述化合物包括所述合金元素和所述半导体区域的半导体。6.根据权利要求1所述的半导体器件，其中，所述合金元素是锰、钽、铬、钨、钼中的至少一种。7.根据权利要求1所述的半导体器件，其中，所述金属化层的厚度大于所述自组阻挡层的厚度的十倍。8.根据权利要求1所述的半导体器件，其中，所述金属化层包括自离析合成物，所述自离析合成物包括所述合金元素。9.根据权利要求8所述的半导体器件，其中，所述金属化层中的所述合金元素的浓度小于所述金属化层中的宿主材料的浓度。10.根据权利要求9所述的半导体器件，其中，所述宿主材料是铜。11.根据权利要求9所述的半导体器件，其中，所述金属化...

【专利技术属性】
技术研发人员：W·罗布尔，M·福格，M·内尔希贝尔，K·普鲁格尔，C·沙菲尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT