半导体封装制造技术

一种半导体封装，包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒是设置于基材上方。此盖体是设置于此基材上方。此盖体包含一覆盖部与一足部，此足部是从此覆盖部的一底面延伸。此覆盖部与此足部定义一凹陷，且此集成电路晶粒是收容于此凹陷中。此粘着剂包含一侧壁部与一底部，此侧壁部接触此足部的一侧壁。此底部从此侧壁部延伸至此足部的一底面与此基材之间。

【技术实现步骤摘要】
半导体封装
本揭露是关于半导体封装。
技术介绍
现代的集成电路(integratedcircuit；IC)晶片为使用大量的处理步骤(例如微影蚀刻(lithographyetching)、植入(implantation)、沉积(deposition)等)执行于半导体基材上方所形成，处理步骤形成多个元件(例如晶体管(transistor))于半导体晶圆内，一旦这些处理步骤完成，半导体晶圆被锯切而分隔成许多集成电路晶粒(die)，接着，各个集成电路晶粒透过被包装于支撑外壳中而被封装，以避免物理伤害或腐蚀，并提供集成电路晶粒与基材之间的电性连接。
技术实现思路
根据本揭露的部分实施方式，一半导体封装包含一基材、一集成电路晶粒、一盖体以及一粘着剂。此集成电路晶粒是设置于此基材上方。此盖体是设置于此基材上方。此盖体包含一覆盖部与一足部，此足部从此覆盖部的一底面延伸。此覆盖部与此足部定义一凹陷，且此集成电路晶粒是容纳于此凹陷中。此粘着剂包含一侧壁部与一底部。此侧壁部接触此足部的一侧壁。此底部从此侧壁部延伸至此足部的一底面与此基材之间。附图说明阅读以下详细叙述并搭配对应的附图，可了解本揭露的多个样态。需留意的是，附图中的多个特征并未依照该业界领域的标准作法绘制实际比例。事实上，所述的特征的尺寸可以任意的增加或减少以利于讨论的清晰性。图1绘示封装示例的剖面图，用于解释部分实施方式；图2为无绘出盖体的图1的半导体封装的俯视图；图3绘示在部分实施方式中，制造基材与封装组件的步骤的剖面图；图4绘示对图3的封装组件执行部分实施方式的额外制程的剖面图；图5绘示对图4的封装组件执行部分实施方式的额外制程的剖面图；图6为图5的封装组件的俯视图；图7绘示对图5的封装组件执行部分实施方式的额外制程的剖面图；以及图8绘示对图7的封装组件执行部分实施方式的额外制程的剖面图。具体实施方式以下将以附图及详细说明清楚说明本揭露的精神，任何所属
中具有通常知识者在了解本揭露的实施例后，当可由本揭露所教示的技术，加以改变及修饰，其并不脱离本揭露的精神与范围。举例而言，叙述“第一特征形成于第二特征上方或上”，于实施例中将包含第一特征及第二特征具有直接接触；且也将包含第一特征和第二特征为非直接接触，具有额外的特征形成于第一特征和第二特征之间。此外，本揭露在多个范例中将重复使用元件标号以和/或文字。重复的目的在于简化与厘清，而其本身并不会决定多个实施例以和/或所讨论的配置之间的关系。此外，方位相对词汇，如“在…之下”、“下面”、“下”、“上方”或“上”或类似词汇，在本文中为用来便于描述绘示于附图中的一个元件或特征至另外的元件或特征的关系。方位相对词汇除了用来描述装置在附图中的方位外，其包含装置于使用或操作下的不同的方位。当装置被另外设置(旋转90度或者其他面向的方位)，本文所用的方位相对词汇同样可以相应地进行解释。本揭露的实施方式不限于特定的基材种类或特定的集成电路种类，且本揭露的实施方式可有助于将元件安装在基材上，元件可为具有微凸块(microbump)与焊料柱(soldercolumn)等类似物的覆晶(flipchip)晶粒以及安装在晶粒上方的散热器或散热屏，基材可包含直通基材穿孔(through-substrate-via；TSV)、焊线接合、控制塌陷高度晶片连接(controlledcollapsechipconnection；C4)、锡球(solderball)或其他连接、基材可由包含硅晶圆及常见于封装技术的所有材料的半导体基材，但本揭露不以此为限。安装于基材上的集成电路晶粒可由包含：记忆体处理器、数字信号处理器、模拟信号集成电路、射频集成电路；微机电系统(microelectro-mechanicalsystem；MEMS)元件、数字光处理器(digitallightprocessor；DLP)以及普遍的任何离散电路元件或集成电路元件的任何种类所形成，且包含被动电路元件与主动晶体管电路元件。图1绘示半导体封装10示例的剖面图，以解释部分实施方式。图1绘示不具有可看见的翘曲的封装10，且图1在此处是用来解释元件。在图1中，基材100与安装于基材100上的集成电路晶粒110被绘示出来。基材100可提供结构基底以及从集成电路晶粒110到其他元件与系统(未绘示)的电性界面。举例而言，基材100可包含多个导电层(未绘示)，部分导电层为基材100内部的界面层。这些层可被蚀刻为具有各种宽度及长度的线路(trace)且可透过层间通孔(via)而连接。线路与通孔可共同形成电网，以提供直流电源、接地及信号从基材100的一侧传向另一侧的路线。于部分实施方式中，基材100可包含直通基材穿孔的连接。基材100可由以下材料所形成：像是双马来酰亚胺-三氮杂苯(bismaleimide-triazine；BT)的有机(叠层)材料、像是液晶高分子(liquid-crystalpolymer；LCP)的高分子基材料、像是低温共烧陶瓷(low-temperatureco-firedceramic；LTCC)的陶瓷材料、硅或玻璃中介层、或类似物。导电层与通孔可由任何适合的导电材料所形成，例如铜、铝、银、金等金属、合金、以上的组合及/或其类似物，且可由任何适合的技术所形成，例如化学电镀(electro-chemicalplating；ECP)、无电电镀(electrolessplating)或像是溅镀(sputtering)法、印刷(printing)法及化学气相沉积(chemicalvapordeposition；CVD)法等沉积方法。于部分实施方式中，基材100可包含电子元件，像是电阻、电容、信号分配电路元件、以上的组合或类似物。这些电子元件可为主动、被动或以上的组合。于其他实施方式中，在基材100中可无须设有主动或被动电子元件。所有这些组合是完全被包含在实施方式的范畴。集成电路晶粒110是正面朝下排列(主动面朝下)且面向基材100的顶面100t。集成电路晶粒110是以覆晶封装固定于基材100。集成电路晶粒110可由各种半导体基材材料所形成，例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)或其他类似物。主动及/或被动元件的组合(例如晶体管、二极管、电阻、电容及类似物)可以形成为集成电路晶粒110的一部分，以建构功能性电路元件。此外，交替的导电材料层(例如铜、铝、合金、掺杂的多晶硅、以上的组合或类似物)可用于多个介电材料层之间，以形成主动与被动元件之间的内部连接，且亦提供主动与被动元件以及其他外部元件之间的外部连接。于部分实施方式中，多个晶粒110是垂直地堆叠于基材100上方，以形成三维集成电路(three-dimensionalintegratedcircuit；3DIC)结构。集成电路晶粒110与基材100之间的电性连接是由焊料连接所形成，像是微凸块120。这些微凸块120是由包含高铅与无铅的共晶材料所形成。焊料可包含铜、锡、银、铅、镍及其他材料。于部分实施方式中，高铅的焊料可包含铅与锡。于部分实施方式中，无铅焊料可包含铜、银与锡。集成电路晶粒110与基材100的顶面100t之间的物理与电性连接可由对焊料连接执行热回流(reflow)而形成。本文档来自技高网...

【技术保护点】
1.一半导体封装，其特征在于，包含：一基材；一集成电路晶粒，位于该基材上方；一盖体，位于该基材上方，其中该盖体包含一覆盖部与一足部，该足部从该覆盖部的一底面延伸，其中该覆盖部与该足部定义一凹陷，且该集成电路晶粒是收容于该凹陷中；以及一粘着剂，包含一侧壁部与一底部，其中该侧壁部接触该足部的一侧壁，且其中该底部从该侧壁部延伸至该足部的一底面与该基材之间。

【技术特征摘要】
2016.12.14 US 62/434,411;2017.06.07 US 15/616,9081.一半导体封装，其特征在于，包含：一基材；一集成电路晶粒，位于该基材上方；一...

【专利技术属性】
技术研发人员：韩英信，林彦妙，陈中志，孟宪樑，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71