具有基板的集成电路封装系统及其制造方法技术方案

一种具有基板的集成电路封装系统及其制造方法，包括：一基板，该基板具有一上端绝缘层与一上端传导层；一互作用层，该互作用层在该基板上面；一集成电路晶粒，该集成电路晶粒在该基板上面；一封装体，该封装体在该互作用层与该集成电路晶粒上面；以及一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。

【技术实现步骤摘要】
【专利摘要】一种，包括：一基板，该基板具有一上端绝缘层与一上端传导层；一互作用层，该互作用层在该基板上面；一集成电路晶粒，该集成电路晶粒在该基板上面；一封装体，该封装体在该互作用层与该集成电路晶粒上面；以及一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。【专利说明】相关申请案的交互参照本专利申请主张在2012年6月4日申请的美国临时专利申请案第61/655，431号的权益，其在此是以引用方式并入本文供参考。
本专利技术通常有关一种集成电路封装系统，更特别是，有关一种用于具有基板的集成电路封装系统的系统。
技术介绍
半导体芯片已变得日益增加地更复杂，且主要是受到使用在小型或可携式电子装置(诸如行动电话、智能电话、个人媒体系统、超轻便计算机)的较小芯片尺寸，增加处理能力需求的驱驶。有许多封装集成电路(IC, Integrated Circuit)晶粒的传统制程。经由范例,许多IC封装利用已从金属薄板冲印或蚀刻的金属导线架以提供对外部装置的电气互接。晶粒可经由接合线、焊锡凸块、或其它适当电气连接以电气连接至导线架。大体上，晶粒与导线架的一些部分为使用一制模材料囊封，以保护在晶粒的作用端(active side)上面的精密电气组件,而留下暴露导线架的选定部分，以有助于电气连接至外部装置。响应对较小芯片尺寸的需求，封装技术已有所发展，例如，允许增加导线密度，此可减少在印刷电线板(PCB, Printed Circuit Board)上面安装一封装的覆盖区域(footprint area)。一些封装技术可通过提供数行(rows)导线连接至导线架的可处置部分以增加导线密度。不过，此导线架的制程不具有可扩展性。当导线密度需求进一步增加时，从导线密度的观点，想要使用更大可扩展性的封装技术。而且，想要采用额外方式以进一步减少封装尺寸。同时，想要维持足够结构完整性以及有助于PCB封装的表面安装。也想要制定符合这些目的而设计的一封装制程。目前的封装解决方案可符合这些目的之中的一些部分，但可能无法符合这些目的之中的大部分、或者所有部分。因此，依然需要增加密度与结构完整性。鉴于不断增加商业竞争压力、连同增长消费者期待及减少市场上有意义产品差异性的机会，重要的是发现这些问题的答案。此外，减少成本、改善效率与效能、与符合竞争压力的需求对于发现这些问题答案的重要需求方面增添甚至更大的迫切性。这些问题的解决方案已长期寻找，但先前的发展并未示明或建议任何解决方案，因此，熟谙此技者长期以来缺乏这些问题的解决方案。
技术实现思路
本专利技术提供一种制造集成电路封装系统的方法，包括:提供一集成电路晶粒；囊封该集成电路晶粒在封装体；施加一互作用(inter-react)层在该封装体上面；形成一基板在该互作用层上面，该基板具有一上端绝缘层与一上端传导层；形成一 3D穿孔，该3D穿孔通过该封装体、该互作用层、与该上端绝缘层，用以暴露在该3D穿孔中的该上端传导层；以及沉积一上端焊锡凸块在该上端传导层上面的3D穿孔中。本专利技术提供一集成电路封装系统，包括:一基板，该基板具有一上端绝缘层与一上端传导层；一互作用层，该互作用层在该基板上面；一集成电路晶粒，该集成电路晶粒在该基板上面；一封装体，该封装体在该互作用层与该集成电路晶粒上面；以及一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一 3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。除了或取代这些前面描述，本专利技术的特定具体实施例具有其它步骤或组件。这些步骤或组件可在熟谙此技者阅读下列详细描述，连同参考附图变得更明白。【专利附图】【附图说明】图1为本专利技术的一具体实施例的集成电路封装系统的上视图。图2为沿着图1所示虚线2—2的集成电路封装系统的截面图。图3为在制造的囊封阶段中的封装体的上视图。图4为沿着图3所示虚线4—4的封装体的截面图。图5为在制造的翘曲控制阶段中的图4所示结构。图6为在制造的穿孔形成阶段中的图5所示结构。图7为本专利技术的一进 一步具体实施例的制造集成电路封装系统的方法的流程图。【具体实施方式】下列具体实施例将详细描述，使熟谙此技者可制造及利用本专利技术。应明白，其它具体实施例可基于本揭露变得更明白，且可达成系统、制程或机械的变更，不致悖离本专利技术的范鋳。在下列描述中，给予许多特殊细节以提供对本专利技术的彻底了解。不过，应明白，本专利技术可在没有这些特殊细节实施。为了要避免模糊本专利技术，未详细揭示一些熟知的电路、系统结构与制程步骤。显示系统的具体实施例的附图为半图式且未依比例绘制，特别是，一些尺寸是为了清楚呈现且在附图中放大显示。同样地，虽然为了方便描述，但图式中的示图通常显示相同方向，但图式的描述对于大部分的图式可随意变化。通常，本专利技术能以任何方向加以实施。在多个具体实施例揭示及描述有共同特征的情况，为了清楚与容易说明、描述与理解，彼此类似与同样特征通常采用类似参考数字表示。相同特征采用相同参考数字描述。为了说明的目的，在此使用的术语「水平」定义为一平面平行于集成电路的一作用面的平面，不管其方向。术语「垂直」视为一方向垂直于如前所定义的水平。诸如「上方(above)」、「下方(below)」、「底端(bottom)」、「上端(top)」、「侧端(side)」(如在「侧壁」)、「较高(higher)」、「较低(lower)」、「之上(upper)」、「在…上面(over)」、与「之下(under)」等术语的定义是与水平有关联，如图所示。术语「在上面(on)」意指组件间存在接触。术语「直接在上面」意指在一组件与另一组件间存在直接实体接触，其间没有插入的组件。在此使用的术语「制程」包括在形成描述结构所需的沉积材料或光阻、图案化、曝光、显影、蚀刻、清洗、及/或去除材料或光阻。请参考图1，其显示本专利技术的一具体实施例的一集成电路封装系统100的上视图。上视图显示一翘曲平衡层102、一在3D(三维空间的)穿孔106中的上端焊锡凸块104、以及一封装体108的一部分。该翅曲平衡层102的功能如同一加固构件(stiffener),可通过提供防止机械翘曲以避免集成电路封装的翘曲。该翘曲平衡层102可通过机械式防翘曲以提供超薄集成电路封装的结构完整性。该翘曲平衡层102可包括一防翘曲材料，该防翘曲材料有一选定热膨胀系数(CTE, Coefficient of Thermal Expansion),可在组装、测试、或操作集成电路封装系统过程中，平衡由于热应力所导致在集成电路(IC)封装上施加的翘曲力。例如，该翘曲平衡层102可包括一翅曲平衡材料,该翅曲平衡材料包括因瓦合金(Invar Alloy)42、一金属材料、与一金属合金。该翘曲平衡层102为集成电路封装系统100的一选择性组件。该3D穿孔106通过至少翘曲平衡层102与封装体108。该上端焊锡凸块104可见于3D穿孔106中，且为一传导结构，诸如一焊锡球。该3D穿孔106也可暴露在该上端焊锡凸块104周围的封装体108的一部分。该封装体108 (诸如一囊封)可本文档来自技高网...

【技术保护点】
一种制造集成电路封装系统的方法，该方法包括：提供一集成电路晶粒；囊封该集成电路晶粒在一封装体；施加一互作用层在该封装体上面；形成一基板在该互作用层上面，该基板具有一上端绝缘层与一上端传导层；形成一3D穿孔，该3D穿孔通过该封装体、该互作用层、与该上端绝缘层，用以暴露在该3D穿孔中的该上端传导层；以及沉积一上端焊锡凸块在该上端传导层上面的该3D穿孔中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：Y·林，I·K·石，J·具，J·A·卡帕拉斯，
申请(专利权)人：星科金朋有限公司，
类型：发明
国别省市：