具有薄膜辅助的集成电路封装系统及其制造方法技术方案

本发明专利技术涉及具有薄膜辅助的集成电路封装系统及其制造方法，包括：提供一基板；形成一具有成形侧的集成电路装置；安装该集成电路装置在该基板上；形成一封胶在该基板上，并从该封胶中局部暴露该集成电路装置的该成形侧。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，包括：提供一基板；形成一具有成形侧的集成电路装置；安装该集成电路装置在该基板上；形成一封胶在该基板上，并从该封胶中局部暴露该集成电路装置的该成形侧。【专利说明】
本专利技术通常有关一种集成电路封装系统，更特别是有关一种具有薄膜辅助的系统。
技术介绍
集成电路封装为使用在高性能电子系统以提供使用在产品应用上的建构组块，这些产品可为诸如汽车、掌上计算机、行动电话、智能型可携式军事装置、航空器的有效载荷、及通常需要支持许多复杂功能的小型电子设备的各种不同的其它类似产品。诸如行动电话的小型产品可包括许多集成电路封装件，每一集成电路封装件具有不同的尺寸与形状。在行动电话中的集成电路封装件的每一者可包括大量复杂的电路。每一集成电路封装件的电路可与利用电性连接的其它集成电路封装件的其它电路一起运作与沟通。产品必须在全球市场竞争且要吸引许多消费者或买主以成功占有市场。对于产品能够持续改善特征、性能、与可靠度，而降低产品成本、产品尺寸、且可快速让消费者或买主购买是非常重要的。产品中的电路数量与电性连接数量，对于改善任何产品的特征、性能与可靠度会是主要关键。此外，实施电路与电性连接的方法可决定封装尺寸、封装方法、与个体封装设计。由于设计弹性、增加功能性、知识能力、与增加IO连接能力，所以尝试上无法实质提供处理简化制程、较小尺寸、较低费用的完整解决方案。因此，仍然维持需要集成电路系统具有改善的良率、热冷却、低剖面、与改善的可靠度。鉴于不断增加商业竞争压力、连同增长消费者期待及减少市场上有意义主要产品差异的机会，对于发现这些问题的答案很重要。此外，减少费用、改善效率与效能，且符合竞争压力的需求对于寻找这些问题答案的重要需求方面增添甚至更大迫切性。这些问题的解决方案已长期寻找，但先前的发展并未教示或建议任何的解决方案，因此，本领域技术人员长期以来缺乏这些问题的解决方案。
技术实现思路
本专利技术提供一种制造集成电路封装系统的方法，包括:提供一基板；形成一具有成形侧(shaped side)的集成电路装置；安装该集成电路装置在该基板上；形成一封胶(encapsulation)在该基板上,并从该封胶中局部暴露该集成电路装置的该成形侧。本专利技术提供一种集成电路封装系统，包括:一基板；一集成电路装置，安装在该基板上，该集成电路装置包括一成形侧；以及一封胶，形成在该基板上，且该封胶局部暴露该集成电路装置的该成形侧。除了或取代这些前面描述，本专利技术的特定具体实施例具有其它步骤或组件。这些步骤或组件可使本领域技术人员在阅读下列详细描述连同参考附图时更清楚明白。【专利附图】【附图说明】图1为集成电路封装系统的俯视图。图2为在本专利技术的一第一具体实施例中沿着图1所示线段2—2的集成电路封装系统的剖视图。图3为图2所示结构的部分剖视图的详细示意图。图4为在本专利技术的一第二具体实施例中沿着图1所示线段2—2的集成电路封装系统的剖视图。图5为在图4所示结构的部分剖视图的详细示意图。图6为在制造的装置接合阶段中的图2所示集成电路封装系统100的部分剖视图。图7为在薄膜辅助压模阶段中的图6所示结构。图8为图7所示结构的详细部分示意图。图9为制造的装置在接合阶段中的图4所示集成电路封装系统100的部分剖视图。图10为在薄膜辅助压模阶段中的图9所示结构。图11为图10所示结构的详细部分示意图。图12为在制造的晶圆安装阶段中的图4所示集成电路封装系统的部分剖视图。图13为在制造的可破坏性移除制程阶段中的图12所示结构。图14为在制造的切割阶段中的图13所示结构。图15为在胶带移除阶段中的图14所示结构。图16为在切单阶段中的图15所示结构。图17为在本专利技术的进一步具体实施例中制造集成电路封装系统的方法的流程图。符号说明100集成电路封装系统102封胶104集成电路装置106成形侧202基板204组件侧206系统侧208装置互接210互接侧212装置顶侧214非水平侧216封胶顶侧218暴露部302凸起部402基板404组件侧406系统侧408装置互接410互接侧412装置顶侧414非水平侧416封胶顶侧418暴露部502凸起部602薄膜604模具902薄膜904模具1202晶圆 1204互接侧胶带1206切割道1208预形成凹部1402凹部1404侧壁1502顶侧胶带1700方法1702-1708 步骤【具体实施方式】下列具体实施例将充分详细描述，使本领域技术人员可制造及利用本专利技术。应了解到，其它的具体实施例可基于本专利技术变得更明白，且该系统、制程或机械的变更，皆不悖离本专利技术的范鋳。在下列描述中，给予许多特殊细节以提供对本专利技术的通盘了解。不过，应明白，本专利技术可在没有这些特殊细节下实施。为了要避免模糊本专利技术，将不详细揭示一些熟知的电路、系统结构与制程步骤。显示系统的具体实施例的图式为部分圖解(sem1-diagrammatic)且未依比例绘制，特别是，一些尺寸是为清楚呈现而放大显示。同样地，虽然为了方便描述，但图式中的示意图通常显示相同方向，但图式的描述对于大部分的图式可随意变化。通常，本专利技术能以任何方向加以实施。所有图式中的相同组件采用相同的数字表示。为了方便描述，具体实施例已编序为第一具体实施例、第二具体实施例等，但不意谓要有任何的其它意义或对本专利技术造成限制。在此使用的术语「制程」包括在形成描述结构所需的材料或光阻沉积、成形、曝光、显影、蚀刻、清洗、及/或去除材料或光阻。术语「作用侧」视为一晶粒、一模块、一封胶、或具有在其上制造主动电路、或具有用于连接在晶粒、模块、封胶、或电子结构中的主动电路的组件的电子结构的一侧面。为了说明之目的，在此使用的术语「水平」定义为一平面平行于集成电路的作用面，但不管其方向。术语「垂直」是指正交于前述水平所定义的方向。诸如「上方」、「下方」、「底端」、「上端」、「侧面」(如在「侧壁」)、「较高」、「较低」、「上部」、「上面」、与「下部」等术语的定义系与水平有关联，如图所示。术语「在上」定义为直接接触在组件或组件之间而没有插入的材料。现请参考图1，其显示一集成电路封装系统100的俯视图。集成电路封装系统100显示有一封胶102与一集成电路装置104。封胶102可对集成电路封装系统100提供机械式保护、环保、与气密密封。封胶102可由例如环氧塑封料(EMC,Epoxy Molding Compound)、薄膜辅助压模(film assistedmolding)、聚醢胺化合物(polymide compound)、或薄膜中导线(WIF, Wire-1n-Film)所制成。集成电路装置104定义为一半导体装置，其具有一或多个整合晶体管以实施有源电路。例如，集成电路装置104可包括互接、被动装置、或其组合。例如,一覆晶(f I ip-chip)或一晶圆级芯片(wafer scale chip)可为集成电路装置104的代表。集成电路装置104为从封胶102中暴露。集成电路装置104可具有一可破坏性移除制程(destructible removal process)的磨痕(grind mark)、镟润(swirl)、小压痕(indention)、微凹(micro recess)特征、或其组合。可破坏性移除制程可包括本文档来自技高网...

【技术保护点】
一种制造集成电路封装系统的方法，包括：提供一基板；形成一具有成形侧的集成电路装置；安装该集成电路装置在该基板上；以及形成一封胶在该基板上，并从该封胶中局部暴露该集成电路装置的该成形侧。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：K·李，J·梁，S·朴，Y·朴，D·崔，
申请(专利权)人：星科金朋有限公司，
类型：发明
国别省市：