元件内埋式半导体封装件的制作方法技术

本发明专利技术公开一种元件内埋式半导体封装件的制作方法。提供金属基板。形成一金属层于金属基板上，其中金属层包覆金属基板。金属层具有彼此相对的上表面与下表面及连接上表面与下表面的第一侧表面。形成图案化光致抗蚀剂层于金属层上，其中图案化光致抗蚀剂层暴露出部分上表面与部分下表面。形成多个接垫于图案化光致抗蚀剂层所暴露出的金属层的上表面及下表面上，且图案化光致抗蚀剂层包覆各接垫的第二侧表面。移除图案化光致抗蚀剂层，以暴露出接垫的第二侧表面。设置多个电子元件于接垫上。压合一绝缘层于金属层上，且绝缘层覆盖电子元件、接垫及部分金属层。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种。提供金属基板。形成一金属层于金属基板上，其中金属层包覆金属基板。金属层具有彼此相对的上表面与下表面及连接上表面与下表面的第一侧表面。形成图案化光致抗蚀剂层于金属层上，其中图案化光致抗蚀剂层暴露出部分上表面与部分下表面。形成多个接垫于图案化光致抗蚀剂层所暴露出的金属层的上表面及下表面上，且图案化光致抗蚀剂层包覆各接垫的第二侧表面。移除图案化光致抗蚀剂层，以暴露出接垫的第二侧表面。设置多个电子元件于接垫上。压合一绝缘层于金属层上，且绝缘层覆盖电子元件、接垫及部分金属层。【专利说明】
本专利技术涉及一种半导体封装件的制作方法，且特别是涉及一种。
技术介绍
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在半导体制作工艺中，芯片封装载板是经常使用的封装元件之一。芯片封装载板例如为一多层线路板，其主要是由多层线路层以及多层介电层交替叠合所构成。上述多层线路板以往是在一核心基板上制作多层线路与多层介电层，且核心基板为具有一定厚度的载体。随着电子元件薄型化，此核心基板的厚度需配合变薄，以配置在电子元件的有限空间内。然而，当核心基板的厚度缩减时，薄型化的核心基板由于刚性不足，因此容易增加基板制作工艺以及封装制作工艺的困难度和不良率。有鉴于此，目前已发展用于多层线路板的无核心制作工艺，通过此无核心制作工艺所制造的多层线路板以解决上述封装制作工艺的问题。简单地说，所谓无核心制作工艺就是不具有上述的核心基板，而利用一暂时性的载板做为支撑，并在其上制作增层线路。一般而言，多层线路板的增层线路大多采用积层(build up)方式或是压合(laminated)方式来制作，因此具有高线路密度与缩小线路间距的特性。在增层线路制作工艺完成后，通过分离此载板与此多层线路板，以完成用于封装制作工艺的一多层线路板。在现有的无核心制作工艺中，是先以粘着胶结合局部的载板的边缘与局部的多层线路板的边缘。在多层线路板经过多道制作工艺(例如为蚀刻、压合线路或是激光切割)后，切除载板与多层线路板之间具有粘着胶的部分，以获得用于封装制作工艺的多层线路板。然而，在现有的无核心制作工艺中，因为载板与多层线路板仅局部通过粘着胶结合，因此容易于上述多道制作工艺中产生相对移动，或是由载板与多层线路板于未粘合部分产生变形，进而增加了无核心制作工艺的不良率。
技术实现思路
本专利技术的目的在于提供一种，其可简化制作工艺步骤，并且可提高制作工艺良率。为达上述目的，本专利技术提出一种，其包括下列步骤。首先，提供一金属基板。接着，形成一金属层于金属基板上，其中金属层包覆金属基板，且金属层具有彼此相对的一上表面与一下表面以及一连接上表面与下表面的第一侧表面。之后，形成一第一图案化光致抗蚀剂层于金属层上，其中第一图案化光致抗蚀剂层暴露出金属层的部分上表面与部分下表面。接着，形成多个第一接垫于第一图案化光致抗蚀剂层所暴露出的金属层的上表面与下表面上，其中第一图案化光致抗蚀剂层包覆各第一接垫的一第二侧表面。之后，移除第一图案化光致抗蚀剂层，以暴露出第一接垫的第二侧表面。之后，设置多个电子元件于第一接垫上，再压合一绝缘层于该金属层上，其中绝缘层覆盖电子元件、第一接垫以及部分金属层。在本专利技术的一实施例中，上述的金属基板的材质包括铝或不锈钢。在本专利技术的一实施例中，上述的形成金属层的方法包括电镀法或溅镀法。在本专利技术的一实施例中，更包括于形成第一图案化光致抗蚀剂层之前，对金属层进行一表面处理，以形成一氧化层于金属层上。在本专利技术的一实施例中，上述的形成第一图案化光致抗蚀剂层的步骤，其包括下列步骤。首先，形成一光致抗蚀剂层于氧化层上，光致抗蚀剂层包覆氧化层。接着，图案化光致抗蚀剂层，以形成暴露出部分氧化层的第一图案化光致抗蚀剂层。之后，以第一图案化光致抗蚀剂层为一罩幕，移除被第一图案化光致抗蚀剂层所暴露出的氧化层，而使第一图案化光致抗蚀剂层暴露出金属层的部分上表面与部分下表面。在本专利技术的一实施例中，上述的移除被第一图案化光致抗蚀剂层所暴露的氧化层的方法包括酸蚀法。在本专利技术的一实施例中，上述的形成第一接垫的方法包括电镀法。在本专利技术的一实施例中，上述的第一接垫的材质包括铜或金/镍/铜。在本专利技术的一实施例中，还包括在设置电子元件于第一接垫上之前，形成一导电层于第一接垫上，其中电子元件通过导电层与第一接垫电连接。在本专利技术的一实施例中，上述的导电层的材质包括导电粘胶或焊料。在本专利技术的一实施例中，还包括下列步骤:于压合绝缘层于金属层上之前，形成一底胶于金属层上，其中底胶填满第一接垫之间的间隙且覆盖第一接垫的第二侧表面、电子元件以及金属层的部分上表面、部分下表面以及侧表面。压合绝缘层于金属层上之后，绝缘层包覆底胶。在本专利技术的一实施例中，上述的绝缘层的材质包括ABF (Ajinomotobuild-upfilm)树脂及纯胶,其纯胶的材料体系为环氧系(epoxy)或丙烯酸(aeryIic)。在本专利技术的一实施例中，还包括下列步骤。首先，压合绝缘层于金属层上的同时，压合一铜箔层于绝缘层上。接着，进行一蚀刻制作工艺，以移除铜箔层，而暴露出绝缘层。在本专利技术的一实施例中，还包括下列步骤。首先，压合绝缘层于金属层上之后，形成多个盲孔于绝缘层上，其中盲孔暴露出部分第一接垫。接着，形成一电镀籽晶层于绝缘层上，电镀籽晶层覆盖盲孔的内壁及绝缘层。接着，形成一第二图案化光致抗蚀剂层于电镀籽晶层上，其中第二图案化光致抗蚀剂层暴露出位于绝缘层上及盲孔内的部分电镀籽晶层。接着，以第二图案化光致抗蚀剂层为一电镀罩幕，形成多个导电柱及多个第二接垫于第二图案化光致抗蚀剂层所暴露出的电镀籽晶层上，其中导电柱位于盲孔内，而第二接垫位于绝缘层上且部分第二接垫连接导电柱。部分第二接垫通过导电柱与第一接垫电连接。之后，移除第二图案化光致抗蚀剂层，以暴露出部分电镀籽晶层。接着，分离金属基板与金属层。之后，移除金属层及位于绝缘层上的电镀籽晶层，而暴露出各第一接垫的一下表面以及绝缘层。在本专利技术的一实施例中，上述的形成盲孔的方法包括激光钻孔法。在本专利技术的一实施例中，上述的移除金属层及位于绝缘层上的电镀籽晶层的方法包括蚀刻法。在本专利技术的一实施例中，上述的分离金属基板与金属层的方法包括掀离法。基于上述，本专利技术的是将金属基板及包覆金属基板的金属层视为一支撑载板，并通过暴露出部分金属层的图案化光致抗蚀剂层的设置来形成所需的接垫。接着，再设置电子元件于接垫上且通过一次压合来形成包覆电子元件、接垫及部分金属层的绝缘层，而形成元件内埋式半导体封装件。相较于现有技术而言，本专利技术无需如使用胶体，可有效减少制作工艺困难度与制作工艺步骤，进而可增加了元件内埋式半导体封装件的制作工艺良率。再者，本专利技术通过图案化光致抗蚀剂层的设置来形成接垫，因此接垫的厚度可由图案化光致抗蚀剂层的厚度来决定。此外，本专利技术仅通过一次压合绝缘层的方式即将电子元件及接垫包覆于其内，故本专利技术的可具有简化制作工艺的优势，且所形成的产品具有较薄的封装厚度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。【专利附图】【附图说明】图1A至图1J是本专利技术一实本文档来自技高网...

【技术保护点】
一种元件内埋式半导体封装件的制作方法，包括：提供一金属基板；形成一金属层于该金属基板上，其中该金属层包覆该金属基板，且该金属层具有彼此相对的一上表面与一下表面以及一连接该上表面与该下表面的第一侧表面；形成一第一图案化光致抗蚀剂层于该金属层上，其中该第一图案化光致抗蚀剂层暴露出该金属层的部分该上表面与部分该下表面；形成多个第一接垫于该第一图案化光致抗蚀剂层所暴露出的该金属层的该上表面与该下表面上，其中该第一图案化光致抗蚀剂层包覆各该第一接垫的一第二侧表面；移除该第一图案化光致抗蚀剂层，以暴露出该些第一接垫的该些第二侧表面；设置多个电子元件于该些第一接垫上；以及压合一绝缘层于该金属层上，其中该绝缘层覆盖该些电子元件、该些第一接垫以及部分该金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：藤川治，孙奇，杨中贤，杨伟雄，
申请(专利权)人：健鼎无锡电子有限公司，
类型：发明
国别省市：