用于半导体封装结构的基板及其制造方法技术

一封装基板包括一中心部、一上电路层及数个柱体。该多个柱体位于该上电路层上，且从该上电路层朝上。该多个柱体的顶面大致上共平面。该多个柱体提供电性连接至一半导体晶粒。借此，改善该基板及该半导体晶粒间的焊料结合可靠度。

【技术实现步骤摘要】
本申请是2013年7月5日提交的，申请号为“201310282291.3”，专利技术名称为“用于半导体封装结构的基板及其制造方法”的中国专利技术专利申请的分案申请
本专利技术关于一种封装基板及其制造方法，详言之，关于一种具有柱体的封装基板及其制造方法。
技术介绍
已知封装基板具有数个柱体以连接一半导体晶粒的焊料凸块(Solder Bump)。在经过回焊(Reflow)工艺后，该晶粒及这些柱体间会形成数个焊料结合点(Solder Joints)，使得该晶粒接合(Bonded)至这些柱体，且确保彼此间的电性连接。这些柱体通常利用电镀方式形成。然而，电镀槽(Plating Bath)中不可预测且多变的电镀参数经常会导致过度电镀(Over-Plating)或电镀不足(Under-Plating)，如此接着，会导致电镀后的柱体的顶面不共平面。此共平面问题对封装后的焊料结合的可靠度有负面影响。细线路(Fine-Pitch)的焊料凸块、晶圆级封装(Wafer Level Packaging,WLP)及大尺寸基板对此问题特别敏感。此共平面问题主要导因于电流密度不均匀分布，其在微尺寸(Micro-scale)图案时特别严重。此电流密度不均匀分布并非由导因于单一因素，而是多种因素，例如：电镀槽的设计、化学添加物、电流密度的强度、所使用的电流种类、阳极和阴极的距离、搅拌方式、化学反应物浓度的维持、预清洗溶液、图案的结构、配置及体积、高宽高比(High Aspect Ratio)等等。目前的制造方法很难将这些柱体高度的偏差(Deviation)控制在5μm的范围内。
技术实现思路
本专利技术的一实施例关于一种封装基板，其包括一介电层、一电路层，位于介电层上或介电层内，及数个柱体，位于电路层上。每一柱体具有一顶面，用以形成外部电性连接，且柱体的顶面彼此大致上共平面。本专利技术的另一实施例关于一种半导体封装结构，其包括一介电层、一电路层，位于介电层上或介电层内，及数个柱体，位于电路层上。每一柱体的顶端与介电层的上表面间的距离定义为一高度，且每一柱体所对应的高度的值大致上相等。本专利技术的另一实施例关于一种封装基板的制造方法，其包括以下步骤：提供一具有一电路层的介电层，电路层位于介电层上或介电层内；形成一光阻图案邻近于电路层，其中光阻图案具有数个开口；形成数个柱体于光阻图案的开口中，其中柱体电性连接至电路层；平坦化柱体，使得每一柱体具有一顶面，且柱体的顶面彼此大致上共平面；及移除该光阻图案。附图说明图1显示本专利技术封装基板的一实施例的示意图。图2至9显示本专利技术封装基板的制造方法的一实施例的示意图。图10显示本专利技术半导体封装结构的一实施例的示意图。图11显示本专利技术半导体封装结构的另一实施例的示意图。图12至13显示本专利技术封装基板的制造方法的另一实施例的示意图。图14显示本专利技术半导体封装结构的另一实施例的示意图。图15显示本专利技术封装基板的制造方法的另一实施例的示意图。图16显示本专利技术半导体封装结构的另一实施例的示意图。图17显示本专利技术封装基板的另一实施例的示意图。图18显示本专利技术封装基板的制造方法的另一实施例的示意图。图19显示本专利技术封装基板的另一实施例的示意图。图20显示本专利技术封装基板的另一实施例的示意图。图21显示本专利技术封装基板的制造方法的另一实施例的示意图。图22显示本专利技术封装基板的另一实施例的示意图。图23显示本专利技术半导体封装结构的另一实施例的示意图。图24至25显示本专利技术封装基板的制造方法的另一实施例的示意图。图26显示本专利技术半导体封装结构的另一实施例的示意图。图27显示本专利技术半导体封装结构的另一实施例的示意图。图28显示本专利技术封装基板的制造方法的另一实施例的示意图。图29显示本专利技术半导体封装结构的另一实施例的示意图。图30显示本专利技术封装基板的另一实施例的示意图。图31显示本专利技术封装基板的制造方法的另一实施例的示意图。图32显示本专利技术封装基板的另一实施例的示意图。图33至38显示本专利技术封装基板的制造方法的另一实施例的示意图。具体实施方式参考图1，显示本专利技术封装基板的一实施例的示意图。该封装基板1包括一中心部10、数个导电通道11、一上内电路层12、一下内电路层14、一上介电层16、一上导电箔17、一下介电层18、一下导电箔19、一上最外层电路层20、一下最外层电路层26、数个上内连接金属32、数个下内连接金属34、数个柱体(Pillars)36、一上保护层38及一下保护层40。虽然该基板1例示为具有四层电路层，在其他实施例中，该基板1可能具有仅有一层、二层、三层或五层或更多层电路层。该中心部10具有一上表面101、一下表面102及数个贯穿孔103。该中心部10可以是例如由纤维强化(Fiber-reinforced)树脂材料及/或预浸材(Prepreg,PP)所制成以加强刚性。这些纤维可以例如是玻璃纤维，或纤维(聚酰胺纤维(Aramid Fibers))。被纤维强化以使用于积层介电层材的树脂材料包含ABF(Ajinomoto Build-up Film)、双马来亚酰胺(Bismaleimide Triazine,BT)、预浸材、聚酰亚胺(Polyimide,PI)、液晶高分子(Liquid Crystal Polymer,LCP)、环氧树脂(Epoxy)、及其他树脂材料。这些导电通道11位于该中心部10的这些贯穿孔103，且贯穿该该中心部10。每一这些导电通道11的二端分别物理接触且电性连接该上内电路层12及该下内电路层14。在某些实施例中，该导电通道11具有一导电金属111及一中心绝缘材料112。该导电金属111位于该贯穿孔103的侧壁上且定义出一中心槽，且该中心绝缘材料112位于该中心槽内。在其他实施例中，该导电金属111可以填满该贯穿孔103，而可省略该中心绝缘材料112。在某些实施例中，该导电金属111的材质可以是铜。该上内电路层12及该下内电路层14邻近该中心部10。在某些实施例中，该上内电路层12及该下内电路层14分别位于该中心部10的该上表面101及该下表面102。该导电金属111、该上内电路层12及该下内电路层14可以同时形成。因此，该上内电路层12及该下内电路层14的材质可以是铜。该上内电路层12及该下内电路层14可以具有数个线路区段。这些线路区段具有迹线(Traces)或接垫(Pads)，且彼此电性绝缘。该上介电层16位于该上内电路层12上，且具有数个开口161以显露部分该上内电路层12。该上导电箔17位于该上介电层16上，且这些开口161贯穿该上导电箔17。该下介电层18位于该下内电路层14上，且具有数个开口181以显露部分该下内电路层14。该下导电箔19位于该下介电层18上，且这些开口181贯穿该下导电箔19。该上介电层16及该下介电层18的材质可以是非导电高分子，例如：聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)或苯基环丁烯(Benzocyclobutene,BCB)。或者，也可使用无机钝化层，例如：二氧化硅(SiO2)。在某些实施例中，该上介电层16及该下介电层18可以是光敏感高分子，例如：苯基环丁烯(Benzocyclobutene,BCB)，且利用旋转涂布(Spin Coating)或喷射涂布本文档来自技高网...

【技术保护点】
一种半导体封装，包括：封装基板，包括：介电层；第一电路层，位于所述介电层上或所述介电层内；及数个柱体，位于所述第一电路层上，其中每一所述柱体具有在所述柱体的顶端的凹陷部；晶粒；及数个焊球，位于所述晶粒上，其中每一所述焊球被结合至每一所述柱体且被维持在所述凹陷部中。

【技术特征摘要】
2012.07.05 US 61/668,3891.一种半导体封装，包括：封装基板，包括：介电层；第一电路层，位于所述介电层上或所述介电层内；及数个柱体，位于所述第一电路层上，其中每一所述柱体具有在所述柱体的顶端的凹陷部；晶粒；及数个焊球，位于所述晶粒上，其中每一所述焊球被结合至每一所述柱体且被维持在所述凹陷部中。2.如权利要求1的半导体封装，还包括围绕所述柱体的绝缘材料。3.如权利要求1的半导体封装，其特征在于，所述第一电路层嵌于所述介电层。4.如权利要求1的半导体封装，其特征在于，每一所述柱体具有用以形成外部电性连接的顶面，且所述柱体的所述顶面的共平面性为±3μm。5.如权利要求1的半导体封装，其特征在于，所述凹陷部位于所述柱体的所述顶端的外缘，且所述凹陷部的剖面具有凹型弧面轮廓。6.如权利要求1的半导体封装，其特征在于，所述柱体的所述顶端的宽度小于所述柱体的底端的宽度。7.一种半导体封装，包括：介电层；第一电路层，位于所述介电层上或所述介电层内；数个柱体，位于所述第一电路层上，其中每一所述柱体具有在所述柱体的顶端的凹陷部；绝缘材料，围绕所述柱体；晶粒，附接至所述柱体；及封装材料，包覆所述晶粒。8.如权利要求7的半导体封裝，其特征在于，所述绝缘材料是底胶。9.如权利要求7的半导体封裝，其特征在于，所述第一电路层嵌于所述介电层。10.如权利要求7的半导体封裝，其特征在于，每一所述柱体具有用以形成外部电性连接的顶面，且所述柱体的所述顶面的共平面性为±3μm。11.如权利要求7的半导体封裝，还包括位于所...

【专利技术属性】
技术研发人员：陈天赐，李俊哲，王圣民，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71