半导体模块制造技术

根据一个实施例，一种半导体模块包含：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。

【技术实现步骤摘要】
对相关申请案的交叉参考本申请案是基于2014年8月19申请的第2014-166634号日本专利申请案且主张其优先权；所述申请案的全部内容以引用的方式并入本文中。
本文所述的实施例大体上涉及半导体模块。
技术介绍
在半导体模块中，通过并行地连接安裝在衬底上的绝缘栅极双极晶体管(IGBT)元件与快速恢复二极管(FRD)元件而实现高崩溃电压及高电流。然而，电流路线的多个环路通过并行连接而形成于电路中，且每一环路具有独立的谐振频率。当任一环路的谐振频率与IGBT元件的噪声的振荡频率匹配时，谐振发生于半导体模块中，且产生噪声。有可能在半导体模块中产生的噪声可不利地影响对IGBT元件的闸控。
技术实现思路
本专利技术的实施例实现能够抑制在模块中产生的噪声的半导体模块。通常，根据一个实施例，一种半导体模块包含：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。附图说明图1A为展示根据第一实施例的半导体模块的示意性平面图，且图1B及图1C为展示根据第一实施例的半导体模块的部分的示意性横截面图；图2A为展示根据参考实例的半导体模块的示意性平面图，且图2B为展示根据所述参考实例的半导体模块的一部分的示意性截面视图；图3为展示根据所述参考实例的微带线的通过特性(S21参数)的模拟结果的曲线图；图4A为展示根据所述参考实例的噪声电流流动到半导体模块中的路径的示意图，且图4B为展示根据所述参考实例的IGBT的断开振荡的曲线图；图5A为展示根据第一实施例的噪声电流流动到半导体模块中的路径的示意图，且图5B为展示根据第一实施例的微带线的通过特性(S21参数)的模拟结果的曲线图；图6A为展示根据第二实施例的半导体模块的示意性平面图，且图6B为展示根据第二实施例的半导体模块的一部分的示意性截面视图；图7A为展示根据第三实施例的半导体模块的示意性平面图，且图7B为展示根据第三实施例的半导体模块的一部分的示意性截面视图；图8A为展示根据第四实施例的半导体模块的示意性平面图，且图8B为展示根据第四实施例的半导体模块的一部分的示意性截面视图；图9A为展示根据第五实施例的半导体模块的示意性平面图，且图9B为展示根据第五实施例的半导体模块的一部分的示意性截面视图；图10为展示根据第六实施例的半导体模块的示意性平面图；图11A为展示根据第七实施例的半导体模块的一部分的示意性截面视图，且图11B及图11C为展示根据第八实施例的半导体模块的部分的示意性平面图；以及图12A到图12G为展示根据第九实施例的半导体模块的部分的示意性斜视图。具体实施方式在下文中，将参考随附图式描述实施例。在以下描述中，将向相同部件给出相同参考数字，且将适当地省略对已经描述的部件的描述。第一实施例图1A为展示根据第一实施例的半导体模块的示意性平面图，且图1B及图1C为展示根据第一实施例的半导体模块的部分的示意性横截面图。本文中，沿着图1A的线A-A'截取的位置处的横截面展示于图1B中。沿着图1A
的线B-B'截取的位置处的横截面展示于图1C中。此外，在图式中说明三维座标以便描述每一部件的布置关系及维度。图1A到1C中所示的半导体模块100包含衬底10、互连层21(第一互连层)、互连层22(第二互连层)、互连层23(第三互连层)、多个半导体元件1A及1B(第一半导体元件)、多个整流元件2A及2B(第一整流元件)、多个半导体元件1C及1D(第二半导体元件)，及多个整流元件2C及2D(第二整流元件)。半导体元件1A到1D为切换元件，例如IGBT及金属氧化物半导体场效晶体管(MOSFET)。在以下实施例中，例示包含IGBT的情况。整流元件2A到2D为例如FRD元件等回流二极管(reflux diode)。在半导体模块100中，互连层21经由图式中未展示的硬焊材料提供于衬底10上。多个半导体元件1A及1B提供于互连层21上。金属层11经由例如陶瓷材料等绝缘材料(未展示)提供在衬底10下方。多个半导体元件1A及1B中的每一者具有发射电极1e(第一电极)、集电极1c(第二电极)，及栅电极1g(第三电极)。集电极1c经由图式中未展示的键合部件(bonding member)(例如，焊料)电连接到互连层21。多个整流元件2A及2B提供于互连层21上。所述多个整流元件2A及2B中的每一者具有阳极电极2a(第四电极)及阴极电极2c(第五电极)。阴极电极2c经由图式中未展示的键合部件(例如，焊料)电连接到互连层21。阴极电极2c经由互连层21电连接到集电极1c。整流元件2A及2B并行地连接到半导体元件1A及1B。此外，互连层23经由图式中未展示的硬焊材料提供于衬底10上。多个半导体元件1C及1D提供于互连层23上。所述多个半导体元件1C及1D中的每一者具有发射电极1e(第六电极)、集电极1c(第七电极)，及栅电极1g(第八电极)。集电极1c经由图式中未展示的键合部件(例如，焊料)电连接到互连层23。多个整流元件2C及2D提供于互连层23上。所述多个整流元件2C及2D中的每一者具有阳极电极2a(第九电极)及阴极电极2c(第十电极)。阴极电极2c经由图式中未展示的键合部件(例如，焊料)电连接到互连层23。阴极电极2c经由互连层23电连接到集电极1c。整流元件2C及2D并行地连接到半导体元件1C及1D。此外，互连层22经由图式中未展示的硬焊材料或其类似者提供于衬底10上。互连层22经由线90电连接到多个半导体元件1A及1B的发射电极1e。互连层22经由线90电连接到多个整流元件2A及2B的阳极电极2a。此外，互连层22经由线90电连接到多个半导体元件1C及1D的发射电极1e。互连层22经由线90电连接到多个整
流元件2C及2D的阳极电极2a。互连层21到23在例如X方向上延伸。互连层21到23中的每一者布置于Y方向上。互连层21与互连层22实质上彼此平行。互连层22与互连层23实质上彼此平行。互连层22在Y方向上提供于互连层21与互连层23之间。此外，栅极焊垫24经由图式中未展示的硬焊材料或其类似者提供于衬底10上。栅电极1g经由线91电连接到栅极焊垫24。此外，端子21t提供于互连层21上。端子22t提供于互连层22上。端子23t提供于互连层23上。提供于衬底10上的每一部件由例如硅酮(未展示)等树脂密封。举例来说，衬底10包含例如氮化铝(AlN)等陶瓷。互连层21到23及金属层11包含例如铜(Cu)。线90及91包含例如铝(Al)及金(Au)。在所述实施例中，在一些情况下，互连层21及23称为集极图案，且互连层22称为发射极图案。此外，提供于半导体模块100中的元件的数目不限于图式中所示的元件的数目。如图1B中所示，在半导体本文档来自技高网...

【技术保护点】
一种半导体模块，其特征在于包括：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。

【技术特征摘要】
2014.08.19 JP 2014-1666341.一种半导体模块，其特征在于包括：衬底；第一互连层，设置于所述衬底上；多个第一半导体元件，设置于所述第一互连层上，所述多个第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述第一互连层；多个第一整流元件，设置于所述第一互连层上，所述多个第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述第一互连层；以及第二互连层，设置于所述衬底上，且所述第二互连层电连接到所述第一电极及所述第四电极；其中所述第二互连层在所述第二互连层的表面上包含凹凸结构，或所述第一互连层在所述第一互连层的表面上包含凹凸结构。2.根据权利要求1所述的模块，其特征在于：所述第二互连层的阻抗在所述第二互连层中是不连续的。3.根据权利要求1所述的模块，其特征在于：所述凹凸结构选择性地存在于所述第二互连层的所述表面上。4.根据权利要求1所述的模块，其特征在于：所述第二互连层在所述第二互连层的上表面上包含所述凹凸结构。5.根据权利要求1所述的模块，其特征在于：所述第二互连层在所述第二互连层的侧表面上包含所述凹凸结构。6.根据权利要求1所述的模块，其特征在于：所述第一互连层在所述第一互连层的侧表面上包含所述凹凸结构。7.根据权利要求1所述的模块，其特征在于进一步包括：第三互连层，设置于所述衬底上；多个第二半导体元件，设置于所述第三互连层上，所述多个第二半导体元件的每一个包含：第六电极、第七电极及第八电极，且所述第七电极电连接到所述第三互连层；以及多个第二整流元件，设置于所述第三互连层上，所述多个第二整流元件的每一个包含第九电极及第十电极，且所述第十电极电连接到所述第三互连层，所述第六电极及所述第九电极电连接到所述第二互连层。8.根据权利要求7所述的模块，其特征在于：所述第二互连层设置于所述第一互连层与所述第三互连层之间。9.根据权利要求7所述的模块，其特征在于：所述第三互连层在所述第三互连层的侧表面上包含凹凸结构。10.根据权利要求1所述的模块，其特征在于进一步包括：另一衬底；另一第一互连层，设置于所述另一衬底上；多个其它第一半导体元件，设置于所述另一第一互连层上，所述多个其它第一半导体元件的每一个包含：第一电极、第二电极及第三电极，且所述第二电极电连接到所述另一第一互连层；多个其它第一整流元件，设置于所述另一第一互连层上，所述多个其它第一整流元件的每一个包含第四电极及第五电极，且所述第五电极电连接到所述另一第一互连层；另一第二互连层，设置于所述另一衬底上，且所述另一第二互连层电连接到所述第一电极及所述第四电极；第一线，电连接所述第一互连层与所述另一第一互连层；以及第二线，其电连接所述第二互连层与所述另一第二互连层。11.一种半导体模...

【专利技术属性】
技术研发人员：松山宏，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP