半导体的制造方法以及SiC基板技术

提供通过在外延生长之前处理SiC基板的表面，降低了堆垛层错等晶体缺陷的半导体器件。在一个实施方式中，在与SiC基板的<‑1100>方向垂直的方向上，形成周期性的纹理，在所述SiC基板的基底面和所形成的纹理的面所成的角比偏离角更小的所述SiC基板上，进行外延成膜。

Method for manufacturing semiconductor and SiC substrate

A semiconductor device is provided for treating crystal defects such as stacking faults by treating the surface of the SiC substrate prior to epitaxial growth. In one embodiment, the substrate of < and SiC; 1100> direction perpendicular to the direction, the formation of periodic texture formed in the substrate of the SiC substrate surface and formed the texture surface angle than the SiC substrate angle smaller, epitaxial film.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件的制造技术，更详细而言涉及在外延生长之前处理SiC基板的表面的半导体器件的制造技术。
技术介绍
近年来，在电气·电子设备、家电产品以及电气汽车等许多领域中使用了用于进行电力的控制、供给的功率半导体。以往，功率半导体的大部分使用了Si(硅)半导体。近年来，研究使用耐压比Si半导体更高、且能够实现电力损失的降低以及电力变换器的小型化等的SiC(碳化硅)半导体。SiC存在立方晶系的3C-SiC、六方晶系的4H-SiC、6H-SiC等很多多型(polytype)。在这些多型中，为了制作实用性的SiC半导体元件，一般使用了4H-SiC。图1示出以往的SiC_PN二极管的一个例子。图1的SiC_PN二极管100具备由Ni构成的阴极电极101、由4H-SiC结晶构成的n+型的SiC基板102、以及在SiC基板102上使与耐压对应的膜厚的层外延生长而得到的n-型的外延层(漂移层)103。进而，SiC_PN二极管100具备在外延层103的表面上隔开间隔而形成的JTE区域104以及105、在外延层103上的中央部处形成的p+层106、在p+层106上形成的由Ti/Al构成的阳极电极107、和在JTE区域104以及105各自的上部作为绝缘膜形成的SiO2膜108以及109。在SiC基板102中，绝缘破坏耐压是Si基板的10倍，能够使外延层103的膜厚相比于Si成为1/10，所以能够实现相比于Si基板而言高耐压和低电阻的PN二极管。在单结晶基板的SiC基板102中，包含点缺陷以及扩展缺陷那样的晶体缺陷。另外，在扩展缺陷中，有贯通螺旋位错(ThreadingScrewDislocation：TSD)、贯通刃状位错(ThreadingEdgeDislocation：TED)、基底面位错(BasalPlaneDislocation：BPD)以及堆垛层错(StackingFault：SF)等。另外，已知这些晶体缺陷从SiC基板102传播到外延层103。图2是示出基底面位错(BPD)从图1的SiC基板102内部传播到外延层103而形成了的状态的概念图。BPD沿着基底面产生。SiC的外延层103在SiC基板102的表面上被结晶生长(台阶流动生长(stepflowgrowth))。此时，关于外延层103，将使SiC基板102从基底面200以10°以内的角度倾斜来故意地提高了台阶密度的面作为生长面。此外，将相对基底面200倾斜了的SiC基板102的表面的角度设为偏离角(offangle)θ。在SiC基板102内部产生了的许多BPD传播到在SiC基板102的表面上生长了的外延层103而形成。“基底面”是与碳化硅的C轴垂直的面的总称，包括(0001)面(还被称为“Si面”)和(000-1)面(还被称为“C面”)。另外，将与碳化硅的a轴(与C轴垂直的轴)垂直(与C轴平行)的面的总称称为“a面”，“a面”除了(11-20)面以外，还包括(2-1-10)面、(-12-10)面、(-2110)面、(-1-120)面、(1-210)面等。传播到外延层103的膜的BPD生成在能量上稳定的堆垛层错。在此，堆垛层错是指，由于结晶的原子面的堆积的顺序紊乱而形成的面状的晶格缺陷。在该堆垛层错中代表性的例子是单肖克莱堆垛层错(SingleShockleyStackingFault：SSF)。SSF是指，在功率半导体中通常使用的4H-SiC结晶(由4层构成的六方晶构造)中插入了1层的堆垛层错的构造。SSF相对4H-SiC结晶的<0001>方向以量子阱的方式行动，所以捕获电子而形成陷阱。换言之，堆垛层错作为降低寿命的因素发挥作用，所以使导通电阻增加。如果SSF增大，而功率半导体的器件成为高电阻，则发生在电压恒定的情况下正向的电流随着时间的推移减少这样的现象。SSF以BPD为核而生成并生长，所以为了抑制SSF的增大，BPD的降低是不可或缺的。为了使外延层103的BPD降低，提出了“外延成膜时的低偏离角生长”以及“作为外延生长的前处理的KOH(氢氧化钾)蚀刻”这样的2个方法(参照例如非专利文献1)。在前者的方法中，已知在减小从基底面200起的角度(偏离角θ)而使外延层生长了的情况下，如果根据下述式(1)计算位错以直线生长的弹性能量，则其值变得非常大。[式1]在此，W是位错以直线生长的弹性能量，E是缺陷的弹性能量，α是膜生长方向与位错线之间的角度。此外，膜生长方向与基板的表面的法线方向一致。图3A以及B是用于说明通过偏离角降低基底面位错(BPD)的方法的图。图3A示出偏离角大的情况，图3B示出偏离角小的情况。如图3A所示，在偏离角θ大而外延膜的生长方向与BPD的位错线之间的角度α小的情况下，W小于式(1)。由此，用于基底面位错伸长的能量变小，所以在外延层103中基底面位错易于生长。相对于此，如图3B所示，在偏离角θ小而角度α大的情况下，W大于式(1)。由此，用于基底面位错伸长的能量变大，所以在外延层103中基底面位错难以生长。在偏离角θ小的情况下，在SiC基板102中存在的BPD被变换为TED(贯通刃状位错)缺陷的概率增加，所以能够降低外延层103中的BPD所致的缺陷。此外，相比于BPD，TED对SiC半导体器件造成的影响更小，所以减少BPD是重要的。在非专利文献1的后者的方法的情况下，已知由于能够对BPD选择性地进行蚀刻，所以能够局部地制作低偏离角的状态，之后即使外延生长，BPD也不生长。然而，在前者的方法中，如果想要简单地减小偏离角θ，则在外延生长时，抑制台阶生长，二维的随机核生成所致的结晶生长处于支配性地位。因此，存在得不到优质的4H-SiC结晶这样的问题。另外，还有在外延层103的表面形成台阶串(bunching)这样的问题。在此，台阶串是指，在外延生长的过程中，各原子层相对其生长方向在横向上生长，所以处于各原子层的端部的生长台阶在某个条件下被合并，外延层103的表面的凹凸变得剧烈的现象。另外，在后者的方法中，不使BPD生长的KOH蚀刻的深度大到7μm。其相当于能够实现1.2kV耐压的10μm的外延层103的膜厚的70％。关于这样的局部性的膜厚的偏差，对于半导体器件的制造来说，产生半导体器件的耐压降低部位，所以作为半导体器件的制造工艺不能成立。进而，KOH的使用导致器件的碱污染。由于这些理由，存在非常难以将对外延生长前的SiC基板102实施KOH蚀刻处理的做法用作工业上的工艺这样的问题。非专利文献1：Z.ZhangandT.S.Sudarshan.“Basalplanedislocation-freeepitaxyofsiliconcarbide”Appl.Phys.Let.87.151913(2005)
技术实现思路
本专利技术的目的在于提供一种通过在外延生长之前处理SiC基板的表面而降低了堆垛层错等晶体缺陷的半导体器件。本专利技术为了达成这样的目的，其特征在于，在与SiC基板的<-1100>方向垂直的方向上，形成周期性的纹理，在SiC基板的基底面和所形成的纹理的面所成的角比偏离角更小的SiC基板上，形成外延膜。通过该结构，能够降低外延膜内的BPD密度，能够抑制通电而生成的堆垛层错的数量，能够抑制在电压恒定的情况下本文档来自技高网...

【技术保护点】
一种半导体的制造方法，其特征在于，在与SiC基板的<‑1100>方向垂直的方向上，形成周期性的纹理，在所述SiC基板的基底面和所形成的纹理的面所成的角小于偏离角的所述SiC基板上，进行外延成膜。

【技术特征摘要】
【国外来华专利技术】2015.04.17 JP 2015-0854491.一种半导体的制造方法，其特征在于，在与SiC基板的<-1100>方向垂直的方向上，形成周期性的纹理，在所述SiC基板的基底面和所形成的纹理的面所成的角小于偏离角的所述SiC基板上，进行外延成膜。2.根据权利要求1所述的半导体的制造方法，其特征在于，所述纹理是使在表面上具有表面涂层的加工工具和所述SiC基板接触并使所述加工工具在所述SiC基板的<-1100>方向上往返运动而形成的。3.根据权利要求2所述的半导体的制造方法，其特征在于，所述表面涂层是Pt、Ir、Re、Pd、Rh、Os、Au以及Ag中的某一种。4.根据权利要求1所述的半导体的制造方法，其特征在于，所述SiC基板的基底面和所述所形成的纹理的面所成的角是3°以内。5.根据权利要求1所述...

【专利技术属性】
技术研发人员：铃木克纪，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP