阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法、显示装置，属于显示领域。包括：衬底基板；衬底基板上设置有栅极图形、绝缘层和源漏极图形，绝缘层位于栅极图形和源漏极图形之间，栅极图形包括多个平行的数据线，源漏极图形包括至少两个平行的短路线；任一数据线与任一短路线交叉设置，每个数据线与一个短路线对应连接，且多个平行的数据线与至少两个平行的短路线中不同的短路线电连接；其中，多个平行的数据线中包括抗静电数据线，抗静电数据线的交叉区域上具有断口，该断口的两端分别与抗静电数据线对应的短路线电连接，交叉区域为对应的短路线在数据线上的正投影重叠区域。本发明专利技术提高了显示面板的测试成功的概率。本发明专利技术用于显示面板的测试。

【技术实现步骤摘要】
阵列基板及其制造方法、显示装置
本专利技术涉及显示领域，特别涉及一种阵列基板及其制造方法、显示装置。
技术介绍
目前，在显示装置的制造过程中，需要先分别制造阵列基板和彩膜基板，然后将制造完成的阵列基板和彩膜基板取向并对盒，并加入液晶，再将对盒后的阵列基板和彩膜基板切割成多个单独的显示面板，然后对显示面板进行加电测试，然后再对测试合格的显示面板进行装配，得到显示装置。相关技术中，一般在阵列基板的外侧设置连接电路，该连接电路包括两条横向设置的短路线和多条纵向设置的数据线，其中，一部分数据线与一条短路线连接，另一部分数据线与另一条短路线连接，并且，数据线的一端裸露在显示面板的边缘。在对显示面板进行测试时，通过交替地向两条短路线上加载正负电压，使显示面板中的液晶模拟极性反转的状态，进而实现相应的显示，然后通过显示结果判断显示面板是否存在不良。但是，在显示面板与其他设备或人接触时，显示面板中会产生静电，且该静电会在接触的瞬间释放，该瞬间释放的静电产生的电流会沿着裸露在显示面板边缘的数据线烧毁数据线与短路线的连接处，使得连接处形成开路，导致连接线路的不良，从而导致测试失败。
技术实现思路
为了解决现有技术静电产生的电流会沿着裸露在显示面板边缘的数据线烧毁数据线与短路线的连接处，使得连接处形成开路，导致连接线路的不良，从而导致测试失败的问题，本专利技术实施例提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下：第一方面，提供了一种阵列基板，包括：衬底基板；所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。可选地，所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接；其中，所述多个平行的数据线中的每个数据线均为所述抗静电数据线。可选地，所述第一数据线和所述第二数据线沿所述短路线的延伸方向依次交错设置。可选地，所述源漏极图形位于所述栅极图形上方；所述源漏极图形上还设置有钝化层；其中，所述钝化层上设置有与所述源漏极图形连接的第一过孔，所述绝缘层上设置有与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；所述钝化层和所述绝缘层上设置有导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。可选地，所述钝化层和所述绝缘层上还设置有公共电极，所述公共电极和所述导电材料层同层设置。可选地，所述抗静电数据线上的所述断口的两端分别设置4个过孔，所述4个过孔包括沿远离所述断口方向依次排布的2个第一过孔和2个第二过孔。第二方面，提供了一种阵列基板的制造方法，所述方法包括：提供衬底基板；在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。可选地，所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接；其中，所述多个平行的数据线中的每个数据线均为所述抗静电数据线。可选地，所述在所述衬底基板上形成栅极图形、绝缘层和源漏极图形，包括：在所述衬底基板上依次形成栅极图形、绝缘层和源漏极图形，且所述源漏极图形位于所述栅极图形上方；在所述衬底基板上形成栅极图形、绝缘层和源漏极图形之后，所述方法还包括：在所述源漏极图形上形成钝化层；通过一次构图工艺在所述钝化层上形成与所述源漏极图形连接的第一过孔，在所述绝缘层上形成与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；通过一次构图工艺在所述钝化层和所述绝缘层上形成导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。第三方面，提供了一种显示装置，所述显示装置包括：第一方面所述的阵列基板。本专利技术实施例提供的技术方案带来的有益效果是：本专利技术实施例提供的阵列基板及其制造方法、显示装置，通过设置具有断口的抗静电数据线，并通过断口使抗静电数据线分为两段，该两段包括一端设置在阵列基板边缘的一段和与像素数据线电连接的另一段，当有静电产生时，由于两段断开，静电产生的电流只能沿着一端设置在阵列基板边缘的一段抗静电数据线烧毁该段抗静电数据线与短路线的连接处，而无法流向与像素数据线电连接的另一段抗静电数据线，继而无法烧毁另一段抗静电数据线与短路线的连接处，避免出现线路不良，提高了显示面板的测试成功的概率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1-1是本专利技术实施例提供的一种阵列基板的俯视示意图；图1-2是图1-1所示的阵列基板在虚线AA’处的剖面示意图；图2是现有技术中短路线与数据线通过过孔连接的一种示意图；图3-1是本专利技术实施例提供的抗静电数据线能够实现抗静电作用的原理图；图3-2是现有技术中短路线与数据线通过过孔连接的另一种示意图；图3-3是图3-2中的数据线不能够实现抗静电作用的原理图；图4是本专利技术实施例提供的一种阵列基板的制造方法的流程图；图5是本专利技术实施例提供的另一种阵列基板的制造方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。图1-1是本专利技术实施例提供的一种阵列基板00的俯视示意图(为便于观看，仅画出了阵列基板上的数据线、短路线和过孔)，图1-2是图1-1所示的阵列基板在虚线AA’处的剖面示意图，如图1-1和图1-2所示，该阵列基板00可以包括：衬底基板001。衬底基板001上设置有栅极图形002、绝缘层003和源漏极图形004，绝缘层003位于栅极图形002和源漏极图形004之间，栅极图形002包括多个平行的数据线0021本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：衬底基板；所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；所述衬底基板上设置有栅极图形、绝缘层和源漏极图形，所述绝缘层位于所述栅极图形和所述源漏极图形之间，所述栅极图形包括多个平行的数据线，所述源漏极图形包括至少两个平行的短路线；任一所述数据线与任一所述短路线交叉设置，每个所述数据线与一个所述短路线对应连接，且所述多个平行的数据线与所述至少两个平行的短路线中不同的短路线电连接；其中，所述多个平行的数据线中包括抗静电数据线，所述抗静电数据线的交叉区域上具有断口，所述抗静电数据线上的所述断口的两端分别与所述抗静电数据线对应的短路线电连接，所述交叉区域为所述对应的短路线在所述数据线上的正投影重叠区域。2.根据权利要求1所述的阵列基板，其特征在于，所述多个平行的数据线包括第一数据线和第二数据线，所述至少两个平行的短路线包括第一短路线和第二短路线，所述第一数据线与所述第一短路线电连接，所述第二数据线与所述第二短路线电连接；其中，所述多个平行的数据线中的每个数据线均为所述抗静电数据线。3.根据权利要求2所述的阵列基板，其特征在于，所述第一数据线和所述第二数据线沿所述短路线的延伸方向依次交错设置。4.根据权利要求2或3所述的阵列基板，其特征在于，所述源漏极图形位于所述栅极图形上方；所述源漏极图形上还设置有钝化层；其中，所述钝化层上设置有与所述源漏极图形连接的第一过孔，所述绝缘层上设置有与所述栅极图形连接的第二过孔，所述第一过孔位于所述交叉区域上方，所述第二过孔位于所述交叉区域以外；所述钝化层和所述绝缘层上设置有导电材料层，所述导电材料层包括位于所述第一过孔和所述第二过孔内的部分，以及位于所述第一过孔和所述第二过孔之间的部分。5.根据权利要求4所述的阵列基板，其特征在于，所述钝化层和所述绝缘层上还设置有公共电极，所述公共电极和所述导电材料层同层设置。6.根据权利要求4所述的阵列基板，其特征在于，所述抗静电数据线上的所述断口的两端分别设置4个过孔，所述4个过孔包括沿远...

【专利技术属性】
技术研发人员：安赫宇，封宾，史秋飞，于嘉鑫，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11