半导体封装制造技术

本发明专利技术公开一种半导体封装。基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的一部分延伸到所述半导体芯片的一个边缘内；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙。本发明专利技术所公开的半导体封装，可改善现有技术中的在覆晶填充材料和导线之间发生的覆晶填充材料分层的问题。

【技术实现步骤摘要】
半导体封装本专利技术为申请号“201210270189.7”，名称为“半导体封装”，申请日为2012年7月31日，优先权日为2011年12月21日的专利技术申请的分案申请。
本专利技术有关于一种半导体封装，特别是有关于一种覆晶封装体的阻焊层设计。
技术介绍
对现有技术中的覆晶封装体而言，众所周知覆晶填充材料(underfill)通过大幅降低导电凸块的应力的方式来保护导电凸块。然而，覆晶填充材料本身会遭受剪应力(shearstress)或掀拉应力(peelingstress)，因而会导致失效模式(failuremode)。举例来说，具有空隙(voids)或微裂缝(microcracks)的有瑕疵的覆晶填充材料，在高低温循环条件(undertemperaturecyclingcondition)下会导致裂缝(cracks)或分层(delamination)等问题。因为有机覆晶填充材料和无机导线(inorganicconductivetrace)之间的热膨胀系数(coefficientofthermalexpansion，CTE)的不匹配，所以会在例如覆晶填充材料和导线的两种材料的界面产生分层(delamination)，而上述分层为失效模式的其中一种。当覆晶填充材料分层产生时，因为覆晶填充材料的保护能力丧失和覆晶填充材料分层造成应力上升(stressconcentrationarising)，而通常导致导电凸块产生疲劳裂缝(fatiguecrack)。在本
中，需要一种不具有覆晶填充材料分层问题的新的覆晶封装体。
技术实现思路
由此，本专利技术的目的在于提供改良式的半导体封装，以解决覆晶填充材料分层的问题。一种半导体封装的范例实施方式，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的一部分延伸到所述半导体芯片的一个边缘内；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙。一种半导体封装的另一范例实施方式，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的一部分自所述半导体芯片的所述边缘的外部延伸至所述半导体芯片和所述基板之间的区域；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙。一种半导体封装的另一范例实施方式，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙；以及阻焊层，所述阻焊层的一部分被所述覆晶填充材料所覆盖。一种半导体封装的另一范例实施方式，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的多个条体自所述半导体芯片的所述边缘的外部延伸至所述半导体芯片和所述基板之间的区域；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙。本专利技术所公开的半导体封装，可改善现有技术中的在覆晶填充材料和导线之间发生的覆晶填充材料分层的问题。对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本专利技术的各目的是明显的。附图说明图1本专利技术一实施例的半导体封装的俯视图。图2为沿图1的A-A'切线的剖视图。图3为沿图1的B-B'切线的剖视图。图4为本专利技术另一实施例的半导体封装的俯视图。图5为沿图4的A-A'切线的剖视图。图6为沿图4的B-B'切线的剖视图。具体实施方式在权利要求书及说明书中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本权利要求书及说明书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在权利要求书及说明书中所提及的「包括」为开放式的用语，故应解释成「包括但不限定于」。以下以各实施例详细说明并伴随着图式说明的范例，作为本专利技术的参考依据。在图式或说明书描述中，相似或相同的部分均使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，图式中各组件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的组件，为所属
中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本专利技术使用的特定方式，其并非用以限定本专利技术。图1为本专利技术一实施例的半导体封装500a的俯视图。图2为沿图1的A-A'切线的剖视图。图3为沿图1的B-B'切线的剖视图。本专利技术一实施例的半导体封装500a为覆晶封装体，其使用铜柱(copperpillar)以作为半导体芯片和基板之间的连接。如图1至图3所示，本专利技术一实施例的半导体封装500a包括基板200，基板200具有设置于其上的第一导线204和第二导线202。在本专利技术一实施例中，基板200可由例如硅的半导体材料来形成，或由例如双马来酰亚胺-三氮杂苯树脂(bismaleimidetriacine，BT)、聚酰亚胺(polyimide)或ABF绝缘膜(ajinomotobuild-upfilm，ABF)等有机材料来形成。在本专利技术一实施例中，第一导线204和第二导线202可包括信号线或接地线，上述信号线或接地线可用于直接固接(mounted)至基板200的半导体芯片210的输入/输出(input/output，I/O)连接。在本实施例中，每一条第一导线204可视为用于布线(routing)的信号线段/接地线段，而每一条第二导线202的一部分202a，其可视为基板200的垫区域(padregion)。接着，如图1至图3所示，利用沉积工序，顺应地形成阻焊层(solderresistancelayer)206，以覆盖基板200。然后，对阻焊层206进行图案化工序(patterningprocess)。进行图案化工序之后，除了阻焊层206的延伸部分208之外，阻焊层206暴露出基板200与后续固着于(mounted)基板200之上的半导体芯片210之间的重叠区域。请注意，阻焊层206的延伸部分208沿着第一导线204延伸，且覆盖部分第一导线204。并且，除了延伸部分208之外的阻焊层206设置为远离于后续固着的半导体芯片210，且与半导体芯片210相距一段距离d1。在本专利技术一实施例中，阻焊层206可包括防焊材料(soldermaskmaterial)、氧化物、氮化物或氮氧化物。如图2所示，阻焊层206的延伸部分208覆盖第一导线204的一部分204a。请注意，阻焊层206的延伸部分208的宽度W2设计为大于第一导线204的一部分204a的宽度W1，使得延伸部分208的底面209的一部分暴露于第一导线204的一部分204a之外。且阻焊层206的延伸部分208具有垂直侧壁(verticalsidewall)207，第一导线204的一部分204a具有垂直侧壁205，垂直侧壁207凸出于与其相邻的垂直侧壁205。因此，延伸部分208与第一导线204的一部分204a共同具有T形剖面。接着，在基板200上全面性地堆叠干膜光阻层(dryfilmphotoresist)或液态光阻层(liquidphotoresist)(图中未绘示)。之后，利用包括曝光步骤和显影步骤(developmentstep)的微影工序(photolithography本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的一部分延伸到所述半导体芯片的一个边缘内；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙。

【技术特征摘要】
2011.12.21 US 13/332,6581.一种半导体封装，其特征在于，包括：基板；第一导线，设置于所述基板上；半导体芯片，设置于所述第一导线的上方；阻焊层，所述阻焊层的一部分延伸到所述半导体芯片的一个边缘内，其中，所述阻焊层的所述一部分覆盖所述第一导线的一部分，其中，当从俯视角度观看时，所述阻焊层的所述一部分的宽度大于所述第一导线的所述一部分的宽度；以及覆晶填充材料，填充所述基板和所述半导体芯片之间的空隙，且包围所述阻焊层的所述一部分的上表面、侧壁和所述第一导线的所述一部分的侧壁。2.如权利要求1所述的半导体封装，其特征在于，所述阻焊层的所述一部分处于所述半导体芯片下方，并位于所述半导体芯片的投影区域内。3.如权利要求1所述的半导体封装，其特征在于，所述阻焊层的所述一部分具有垂直侧壁，所述垂直侧壁凸出于与其相邻的所述第一导线的所述一部分的所述侧壁。4.如权利要求1所述的半导体封装，其特征在于，所述阻焊层的所述一部分自所述半导体芯片的所述边缘的外部延伸至所述半导体芯片和所述基板之间的区域并覆盖所述第一导线的所述一部分。5.如权利要求1所述的半导体封装，其特征在于，所述阻焊层的所述一部分被所述覆晶填充材料所覆盖。6.如权利要求1所述的半导体封装，其特征在于，所述阻焊层的所述一部分包括多个条体，且所述半导体封装包括多个所述第一导线，所述多个条体分别自所述半导体芯片的所述...

【专利技术属性】
技术研发人员：林子闳，黄清流，童耿直，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71