The invention relates to a groove type interconnection MOSFET wafer level package structure and realization method, the structure includes a chip body (1-1), the chip body is provided with a source electrode (2-1) chip and chip gate electrode (2-2), chip chip chip body the source electrode and the gate electrode are arranged on the front face of the chip surface protective layer (3), the chip body front and back through the chip groove (1-2), a source electrode surface in the chip, the chip gate electrode surface, the chip surface protective layer (3) surface and the chip groove (1-2) is arranged in the circuit layer (4), the line layer is arranged on the surface of the surface circuit protective layer (5), the chip body (1-1) positive line layer (4) is arranged on the surface of the solder ball (6), in the back of the chip body (1-1) (1-3) is provided with a back metal layer (7), and the back side metal layer (7) and line Road layer (4) interconnection. The present invention can provide a package structure with high performance, and a process method for realizing such a structure with high production efficiency and low package cost.
【技术实现步骤摘要】
本专利技术涉及一种圆片级芯片尺寸封装结构及实现方法。属于半导体封装技术领 域。
技术介绍
MOSFET (金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应 晶体管。由于MOSFET具有可实现低功耗电压控制的特性,近年来受到越来越多的关注。 MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能,散热性能的好坏又主 要取决于封装形式。然而传统MOSFET封装主要是TO、SOT、SOP、QFN、QFP等形式,这类封装都 是将芯片包裹在塑封体内,无法将芯片工作时产生的热量及时导走或散去,制约了 MSOFET 性能提升。而且塑封本身增加了器件尺寸,不符合半导体向轻、薄、短、小方向发展的要求。 就封装工艺而言,这类封装都是基于单颗芯片进行,存在生产效率低、封装成本高的问题。圆片级芯片尺寸封装(Wafer Level Chip Scale I^ackaging)是一种新型封装技 术,封装后芯片是裸芯片,尺寸完全等同于芯片尺寸,而且是基于整个晶圆进行的批量封 装。如果能够将圆片级芯片尺寸封装技术引入到MOSFET领域,不仅可以提升MOSFET性能、 缩小封装尺寸,而且可以提高生产效率、降低封装成本。MOSFET芯片的源极(Source)和栅极(Gate)位于芯片正面,需要在芯片背面或者 内部设置金属层作为芯片的漏极(Drain)。但要实现圆片级芯片尺寸封装,还需要将设置的 金属层漏极引到芯片正面,与源极和栅极形成同侧分布。通过形成沟槽并填充金属可以起 到形成芯片漏极及将漏极引到正面的作用,借此可以实现MOSFET的圆片级芯片尺寸封装。
技术实现思路
...
【技术保护点】
1. 一种沟槽互联型圆片级MOSFET封装结构,包括芯片本体(1-1),其特征在于:所述芯片本体(1-1)正面设置有芯片源电极(2-1)和芯片栅电极(2-2),芯片本体(1-1)、芯片源电极(2-1)和芯片栅电极(2-2)正面设置有芯片表面保护层(3),在芯片本体(1-1)正面和背面贯穿有芯片沟槽(1-2),在芯片源电极(2-1)表面、芯片栅电极(2-2)表面、芯片表面保护层(3)表面设置有线路层(4)以及在芯片沟槽(1-2)内填充有线路层(4),线路层(4)直接与芯片沟槽(1-2)侧壁相连,之间无任何绝缘隔离层,在线路层(4)表面设置有线路表面保护层(5),在芯片本体(1-1)正面的线路层(4)表面设置有焊球(6),在芯片本体(1-1)的背面(1-3)设置有背面金属层(7),且背面金属层(7)与线路层(4)互联。
【技术特征摘要】
【专利技术属性】
技术研发人员:陈栋,张黎,陈锦辉,赖志明,
申请(专利权)人:江阴长电先进封装有限公司,
类型:发明
国别省市:32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。