【技术实现步骤摘要】
本专利技术属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域， 具体涉及一种新型导通机制的场效应晶体管，深能级杂质电离碰撞晶体管(DIMOS)。
技术介绍
随着微纳电子器件尺寸不断地缩小，系统集成度越来越高，整个系统的功耗将限 制微纳电子继续发展的主要因素。传统MOSFET由于短沟道效应，随着沟道长度的缩短，器 件的漏泄电流在不断升高，因此系统的静态功耗会不断的上升。此外，由于传统MOSFET亚 阈值斜率受到KT/q的理论限制而无法随着器件尺寸的缩小而同步减小，因此整个系统的 动态功耗也不能进一步降低。因此我们需要采用新型工作机制的场效应器件来突破MOSFET 的理论限制，实现超陡直的亚阈值斜率降低器件动态功耗，同时降低器件静态漏泄电流，降 低静态功耗。在这个领域里，先后被提出的有遂穿场效应晶体管(TFET)，雪崩碰撞电离场效 应晶体管(IMOS)。TFET是利用带带遂穿向沟道提供载流子的一种场效应晶体管如图1所 示，它具有静态功耗低，器件工作点也比较低，亚阈值斜率可以突破MOSFET极限等优点。但 是它的亚阈值斜率随着栅电压的增加会逐步恶化...
【技术保护点】
１．一种深能级杂质电离碰撞晶体管，包括源、漏、控制栅和漂移区，漂移区靠近源区，控制栅覆盖漂移区边缘与漏结边缘，其特征在于，Ｎ型晶体管的源漏同为高掺杂的Ｎ型半导体，漂移区掺杂有深能级施主杂质或者被浅能级施主补偿的深能级受主杂质；Ｐ型晶体管的源漏同为高掺杂的Ｐ型半导体，漂移区掺杂有深能级受主杂质或者被浅能级受主补偿的深能级施主杂质。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。