The invention relates to a through-hole interconnection type MOSFET wafer level package structure and implementation method, including chip Ontology (1-1), the chip body is provided with a source electrode (2-1) chip and chip gate electrode (2-2), chip chip chip body, a source electrode and a gate electrode are arranged on the front face of the chip surface protective layer (3) on chip (1-1), the body front and back through the chip hole (1-2), the source electrode (2-1) chip, chip gate electrode (2-2) and the chip surface protective layer (3) is arranged on the surface of the circuit layer (4), and through holes in the chip (1-2) filled with line layer (4), and through holes in the chip (1-2) circuit layer (4) is not filled in the sealed chip hole (1-2), but the left half filled cavity structure, the chip body (1-1) on the back (1-3) provided with the circuit layer (4) interconnection Back metal layer (7). The present invention can provide a package structure with high performance and high reliability, and a process method for realizing such a structure with high production efficiency and low package cost.
【技术实现步骤摘要】
本专利技术涉及一种圆片级芯片尺寸封装结构及实现方法。属于半导体封装
技术介绍
MOSFET (金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来受到越来越多的关注。 MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能，散热性能的好坏又主要取决于封装形式。然而传统MOSFET封装主要是TO、SOT、SOP、QFN、QFP等形式，这类封装都是将芯片包裹在塑封体内，无法将芯片工作时产生的热量及时导走或散去，制约了 MSOFET 性能提升。而且塑封本身增加了器件尺寸，不符合半导体向轻、薄、短、小方向发展的要求。 就封装工艺而言，这类封装都是基于单颗芯片进行，存在生产效率低、封装成本高的问题。圆片级芯片尺寸封装(Wafer Level Chip Scale I^ackaging)是一种新型封装技术，封装后芯片是裸芯片，尺寸完全等同于芯片尺寸，而且是基于整个晶圆进行的批量封装。如果能够将圆片级芯片尺寸封装技术引入到MOSFET领域，不仅可以提升MOSFET性能、 缩小封装尺寸，而...
【技术保护点】
１． 一种通孔互联型圆片级ＭＯＳＦＥＴ封装结构及实现方法，包括芯片本体（１－１），其特征在于：所述芯片本体（１－１）正面设置有芯片源电极（２－１）和芯片栅电极（２－２），芯片本体（１－１）、芯片源电极（２－１）和芯片栅电极（２－２）正面设置有芯片表面保护层（３），在芯片本体（１－１）正面和背面贯穿有芯片通孔（１－２），在所述芯片源电极（２－１）、芯片栅电极（２－２）和芯片表面保护层（３）的表面设置有线路层（４），以及在芯片通孔（１－２）内填充有线路层（４），且在芯片通孔（１－２）内填充的线路层（４）没有密闭芯片通孔（１－２），而是留有空腔的半填充结构，而且线路层（４）直接与...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈栋，张黎，陈锦辉，赖志明，
申请(专利权)人：江阴长电先进封装有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。