具有通过衬底的通路孔的系统级封装技术方案

本发明专利技术涉及一种系统级封装，该系统级封装包括具有小于１００μｍ厚度的集成衬底和多个通过衬底的通路，这些通过衬底的通路具有大于５的深宽比。第一芯片被附接至该集成衬底，并被布置在该集成衬底和支撑之间，该支撑适于在处理和操作过程中机械地支撑该集成衬底。根据本发明专利技术，在没有通过衬底的孔蚀刻步骤的情况下，可以制造该系统级封装。较大的深宽比暗示着减小的横向延伸，该减小的横向延伸允许增大集成密度和减小引线电感。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种系统级封装，而且涉及一种用于制造一种系统 级封装的方法。
技术介绍
US 2002/0084513 Al描述了芯片或印刷电路板形式的晶片和外 部衬底的组装。该晶片包括晶体管。采用接触结构接触该外部衬底。 为了制造该接触结构，通过反应离子蚀刻(RIE)在晶片中制造沟槽， .并用BPSG或二氧化硅的绝缘层填充该沟槽，其中，具有允许稍后焊 接至外部衬底的导电层和临近导电层的钨芯。随后，从晶片的背面对 晶片进行减薄，使得孔的填充从晶片背面以允许将接触结构用作凸起 的方式显著地突出。从而，在这个步骤部分地去除绝缘层，来允许建 立该外部衬底的接触元件与该接触结构之间的电接触。
技术实现思路
根据本专利技术的第一个方面，提供了一种系统级封装，其包括集成衬底，其具有小于10(Him的厚度，并包括第一多个通过衬 底的通路，第一多个通过衬底的通路具有导电通路芯和大于5的深宽 比，并被配置为将第一集成衬底侧面上的第一导电元件和第二集成衬 底侧面上的第二导电元件电连接起来；支撑，其在该集成衬底的第一集成衬底侧面上附接至该集成衬 底，并适用于以机械方式支撑该集成衬底；以及第一芯片，其在该集成衬底的第一集成衬底侧面上被附接至和电连接至该集成衬底，其中，第一芯片或者被布置在集成衬底和支撑之间或者第一芯片形成支撑，或第二芯片，其在集成衬底的第二集成衬底侧面上被附接至和电连接至该集成衬底。本专利技术的系统级封装具有集成衬底中的通过衬底的通路，该集成衬底具有100pm或小于10(Him的厚度。这暗示着没有在同样的集 成衬底具有大于100pm厚度的情况下所具有的横向区域。出于限定 集成衬底厚度的目的，只考虑该集成衬底的衬底材料或晶片材料，而 且没有其他的层或结构被淀积在该集成衬底的任一个侧面上的这种 材料上。由于通过衬底的通路通常将第一集成衬底侧面上的至少一个 第一导电元件和第二集成衬底侧面上的至少一个第二导电元件连接 起来。在导电元件由淀积在集成衬底上的诸如金属化层之类的层形成 的情况下，在该定义下，并没有计算它们的厚度。为了本定义的目的， 该厚度也不包括会出现在集成衬底侧面中的一个侧面上的焊料球或 凸点的延伸。在本专利技术的系统级封装中，通过衬底的通路具有大于5的深宽 比。通过衬底的通路的深宽比是通过衬底的通路在第一集成衬底侧面 和第二集成衬底侧面上的末端之间的深度延伸与被形成用来制造集成衬底中的通过衬底的通路的沟槽的横向延伸的商。该横向延伸通常 指的是相对的通路衬底界面之间的距离。该通路衬底界面对应于原始 沟槽的壁。在上下文中，该通路绝缘层被认为是该通过衬底的通路的 一部分。从而，在一些实施例中，绝缘层和集成衬底之间的界面形成 了该通路衬底界面。即使在另一处理过程中，填充了该沟槽之后，也 可以从该系统级封装的最终集成衬底中得到该横向沟槽延伸。例如， 合适的分析技术是已知的类似于例如对集成衬底的截面进行的光学 显微技术或电子显微技术之类的微观方法。单个沟槽的横向沟槽延伸可以在深度方向上变化。出于限定目 的，在这种实施例中，横向沟槽延伸应当被认为是沿深度方向上的延 伸的横向沟槽延伸的平均值。从而，该系统级封装具有集成衬底中的通过衬底的通路，与引 用的现有技术文献中的通路相比，由于这些通过衬底的通路的深宽比 较高，这些通过衬底的通路特别短，同时具有特别小的横向延伸。 共同作用下，特征的这种组合提供了一种允许组合集成衬底上的非常高的集成密度和通路的非常低的寄生引线电感的系统级封装。这两个要求对高级高频应用(例如用于射频(RF)应用的器件)是非常重要的。从而，现在可以同时满足这两个要求。这些通过衬底的通路的电感以超线性的方式随通过衬底的通路 的长度(即，它们在深度方向上的延伸)来调整大小，而它对深宽比 的关系曲线只是亚线性的。从而，即使实现了具有对于给定厚度的集 成衬底趋向增大寄生引线电感的通过衬底的通路的相对高的深宽比 的高集成密度，该通过衬底的通路的寄生引线电感也处于特别低的 值。通过本文所述的制造技术实现了这种共同作用，这种制造技术允许提供厚度小于10(Him的集成衬底。这种集成衬底的薄厚度对应于 该通过衬底的通路的长度。在制造过程中，特别是在晶片级别处理中，或者在切片或制造 后处理或工作过程中，厚度小于100pm的集成衬底要承担非常高的 被所需处理破坏掉的风险。本专利技术克服了这个问题，并通过提供一种 支撑能最终实现前述的优点，该支撑在集成衬底的第一集成衬底侧面 上附接到集成衬底，并适于机械地支撑该集成衬底。关于支撑的术语 "适于"意味着一种机械稳定性，该机械稳定性能够承受在制造处理过 程中，特别是在晶片级别处理中和制造后处理过程中以及在正常工作 过程中会损坏或破坏厚度小于100pm的集成衬底的量级的机械应 力。从而，可以在晶片级别上生产出具有符合工业标准的良好产量和 使用寿命的本专利技术的系统级封装。在下文中，将对本专利技术的第一方面的系统级封装的实施例进行 说明。除非另行说明，这些实施例可以彼此结合。首先，对涉及第一芯片和第二芯片的多种布置的不同实施例进 行说明。在不同的可替换实施例中，该系统级封装只具有第一芯片，或 者只具有第二芯片，或者具有第一芯片和第二芯片。在一个实施例中，第一芯片在集成衬底的第一集成衬底表面上被附接和电连接至该集成衬底，其中，它被布置在该集成衬底和支撑 衬底之间。如果第二芯片在集成衬底的第二集成衬底表面上被另外附接和电连接至该集成衬底，可以实现更进一步地增大包含在该系统级 封装中的电子部件的集成密度。在应用实施例需要的情况下，通过衬 底的通路可以提供第一芯片和第二芯片之间的电连接或者在任一个 集成衬底侧面上的部件或导电元件与另一个集成衬底侧面上的芯片 之间的电连接。在下文中，现在将对进一步阐述了集成衬底厚度和通过晶片的 通路的深宽比的组合的不同实施例进行说明。在一些实施例中，通过衬底的通路的深宽比在5至25之间，优 选在15至25之间。这些实施例特别适于在该集成衬底上实现部件的 高集成密度。本质上，通过衬底的通路的深度延伸等于或大致等于该集成衬 底的厚度。例如，在一个实施例中，已完成的系统级封装的集成衬底 具有40pm的厚度，这个厚度大致等于该通过衬底的通路在深度方向 上的延伸。出现在第一集成衬底侧面或第二集成衬底侧面上的其他层 会产生小差别。在一些实施例中，通过衬底的通路的横向延伸等于被形成来制 造该通过衬底的通路的沟槽的横向延伸。在给出的例子中，在集成衬 底具有40nm的厚度的情况下，通过衬底的通路的横向延伸在任一横 向方向上具有小于8nm的值，例如对应于5到20之间的深宽比，横 向延伸的值在8pm到2pm之间。谈到100pm或小于100nm的厚度显然不意味着包括集成衬底被 完全去除的情况，即零厚度的情况。该集成衬底的厚度的较低的边界 取决于该系统级封装的应用的特定要求。在一些实施例中，厚度在 10到80pm之间。在一些实施例中，集成衬底具有刚好可以容纳集 成在其上的诸如类似于沟槽电容器或电感器的无源部件之类的部件 的厚度。以具有25至3(Him深度延伸的沟槽电容器的集成衬底为例， 该集成衬底的30至4(Him厚度形成了该示范性示例的情况的较低厚 度的边界。从而，除了其他因素之外，取决于所采用的沟槽电本文档来自技高网...

【技术保护点】
一种系统级封装，其包括：　集成衬底（１０２），所述集成衬底具有小于１００μｍ的厚度，并包括第一多个通过衬底的通路（１３４至１４０），第一多个通过衬底的通路具有导电通路芯（１５６至１６２）和大于５的深宽比，配置第一多个通过衬底的通路，使 之将第一集成衬底侧面（１０４）上的第一导电元件（１８０）与第二集成衬底侧面（１０６）上的第二导电元件（１９９）电连接起来；　支撑（１８４），其在所述集成衬底的第一集成衬底侧面上被附接至所述集成衬底，该支撑适于机械地支撑所述集成衬底；以 及　第一芯片（１７９，３３４），其在所述集成衬底的第一集成衬底侧面（１０４）上被附接和电连接至所述集成衬底，其中，第一芯片或者置于所述集成衬底（１０２）和所述支撑（１８４）之间或者第一芯片形成了所述支撑（３３４），或　第二芯片（ １９８），其在所述集成衬底的第二集成衬底侧面上被附接和电连接至所述集成衬底。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：罗纳德德克尔，让马克扬努，尼古拉斯JA范费恩，韦伯D范诺尔特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]