阵列封装基板制造技术

本发明专利技术公开了一种阵列封装基板，其包括图案化金属连接层、多个接垫、第一绝缘层、多个导电凸柱以及第二绝缘层。图案化金属连接层具有第一表面以及一与第一表面相对应的第二表面，这些接垫是配设于第一表面，而这些导电凸柱是配设于第二表面，且这些导电凸柱经由图案化金属连接层与这些接垫电性连接。其中，每一个导电凸柱具有连接部以及凸出部，每一个导电凸柱的连接部与图案化金属连接层相接。此外，第一绝缘层是配设于与第一表面或第二表面共平面的表面的一侧，且暴露出这些接垫。第二绝缘层则是配设于此表面的另一侧，且暴露出每一个导电凸柱的凸出部。

【技术实现步骤摘要】

本专利技术涉及一种阵列封装基板(array package substrate),且特别涉及一种 球格阵列(ball grid array, BGA)封装基板。
技术介绍
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得 更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的 趋势设计。目前在半导体封装工艺中，阵列封装基板是经常使用的封装元件 之一，而半导体元件(例如芯片)可对应位于每一阵列基板上。当半导体元 件与阵列基板完成电性连接之后，是以封胶(molding compound)包覆每一阵列基板中所有的半导体元件，以形成阵列封装型态的芯片封装结构。最后， 切割每一阵列基板及其对应的封胶体，以形成独立分开的芯片封装单元。承上所述，在芯片封装结构微型化的趋势中，半导体封装技术也开始面 对高脚数(high pin count),小间距(fme pitch)的挑战，而球格阵列(BGA)封装 即是现今常用于高脚数、小间距(fmepitch)元件的封装方式。值得一提的是， 在应用球格阵列(BGA)封装技术来微型化芯片封装结构，以使芯片封装结构 符合小间距(fme pitch)设计的过程中，由于阵列基板上的焊垫(bonding pad) 面积也会随之缩小，因此焊球(solder ball)即不易黏附于接触面积较小的焊垫 表面，焊球即容易自焊垫上脱落，导致产品成品率不佳。已知的另一种技术是利用增加焊球尺寸来使焊球与焊垫有较大的接触 面积，以改善焊球自焊垫上脱落的问题。然而，芯片封装结构在符合小间距 (fine pitch)的情况下，增加焊球尺寸会使得两相邻的焊球的间距过小，两相 邻的焊球即容易有不当接触而导致短路的情况发生。因此，如何使芯片封装 结构在符合小间距(fine pitch)的情况下，焊球亦能有效及稳固地粘附于微型 化芯片封装结构的焊垫表面是一重要课题
技术实现思路
本专利技术提供一种阵列封装基板，其符合小间距(fmepitch)的设计。 本专利技术提供一种阵列封装基板，其能解决焊球容易脱落的问题。 本专利技术提出 一种阵列封装基板，其包括图案化金属连接层(patterned metal connecting layer)、 多个4妄垫(connecting pad)、 第 一纟色缘层(insulating layer)、多个导电凸柱(conductive pillar)以及第二绝缘层。图案化金属连接层 具有第一表面以及一与第一表面相对应的第二表面，这些接垫是配设于第一 表面，而这些导电凸柱是配设于第二表面，且这些导电凸柱经由图案化金属 连接层与这些接垫电性连接。其中，每一个导电凸柱具有连接部以及凸出部， 每一个导电凸柱的连接部与图案化金属连接层相接。此外，第一绝缘层是配 设与第一表面或是第二表面共平面的表面的一侧，且暴露出这些接垫。第二 绝缘层则是配设于此表面的另 一侧，且暴露出每一个导电凸柱的凸出部。在本专利技术的 一 实施例中，阵列封装基板还包括多个与这些导电凸柱相对 应的焊球，这些焊球配置于这些导电凸柱的凸出部。在本专利技术的一实施例中，阵列封装基板还包括抗氧化层，其覆盖每一个 导电凸柱的凸出部。在本专利技术的一实施例中，抗氧化层为镍金层、金层、锡层、或铜层。 在本专利技术的一实施例中，图案化金属连接层的材料为镍(Ni)或镍铬 (Ni-Cr)。在本专利技术的一实施例中，这些接垫的材料为铜(Cu)。在本专利技术的一实施例中，这些导电凸柱的材料为铜。本专利技术的阵列封装基板具有与接垫电性连接的导电凸柱。每一个导电凸 柱的凸出部是外露于第二绝缘层外，且凸出部相较于已知的焊垫有较大的外 露面积。因此，当焊球配置于这些导电凸柱时，焊球与凸出部之间即有较大 的接触面积，焊球即可有效且稳固地连接于导电凸柱上。另一方面，由于焊 球与凸出部之间有较大的接触面积，因此在小间距(fine pitch)的设计中，焊 球亦仍能稳固地连接于导电凸柱上。为让本专利技术的上述特征和优点能更明显易懂，下文特举优选实施例，并 配合附图，作详细i兌明如下。附图说明图1绘示本专利技术一实施例的阵列封装基板的示意图。图2绘示本专利技术另 一实施例的阵列封装基板的示意图附图标记i兌明100、 100，阵列封装基板110a:第一表面120 140 144 160接垫 导电凸柱 凸出部 焊球S:表面110:图案化金属连接层 120a:第二表面130 142 150 170第一绝缘层 连接部 第二绝缘层 抗氧化层具体实施例方式图1绘示本专利技术一实施例的阵列封装基板的示意图。请参考图1,本实 施例的阵列封装基板IOO是用以承载一例如是芯片的半导体元件。阵列封装 基板IOO主要包括一材料例如是镍或是镍铬的图案化金属连接层110(图案化 金属连接层110例如是蚀刻阻障层)、多个材料例如是铜的接垫120、第一绝 缘层130、多个材料例如是铜的导电凸柱140以及第二绝缘层150。在本实 施例中，图案化金属连接层110具有第一表面110a以及一与第一表面110a 相对应的第二表面110b,这些接垫120是配设于第一表面110a上，而这些 导电凸柱140是配设于第二表面110b上。如此一来，这些导电凸柱140即 可经由图案化金属连接层110与这些接垫120电性连接。此外，第一绝缘层130则是配设于与第一表面110a或是第二表面共平 面的表面S的一侧，且会暴露出这些接垫120(图1绘示第一绝缘层130配设 于与第一表面110a共平面的表面S的一侧)。因此，例如是芯片的半导体元 件即可通过这些接垫120来与阵列封装基板100电性连接，以传递电学信号。 另外，第二绝缘层150则是配设于此表面S的另一侧，且会暴露出每一个导 电凸柱140的部分柱体。更详细地-沈，本实施例的导电凸柱140是由连4妄部 142以及凸出部144所组成。其中，每一个导电凸柱140的连4妄部142会与 图案化金属连接层IIO相接，而凸出部144则是会暴露于第二绝缘层150夕卜。 上述第一绝缘层130以及第二绝缘层150的材料例如是聚酰亚胺(polyimide， PI)或是其他适当的绝缘材料。值得一提的是，由于每一个导电凸柱140的凸出部144是外露于第二绝缘层150外，且凸出部144相较于已知的焊垫有较大的外露面积。因此，每 一个导电凸柱140的凸出部144即适于有效地与焊球相接，进而让焊球稳固 地固接于凸出部144上。为能更清楚地了解导电凸柱140与焊球搭配的实施 方式，本文将再举另一实施例作说明。图2即绘示本专利技术另一实施例的阵列封装基板的示意图。本实施例的阵 列封装基板IOO，与上述实施例的阵列封装基板100类似，惟二者主要差异在 于本实施的阵列封装基板100，还包括多个与这些导电凸柱140相对应的焊球 160，这些焊球160即是配置于这些导电凸柱140的凸出部144。其中，由于 凸出部144相较于已知的焊垫有较大的外露面积，以供焊球160附着，因此 本实施例的焊球160可有效且稳固地连接于导电凸柱140上。另外，由于本实施例是通过凸出部144与焊球160之间有较大的接触面 积来使焊球160稳固地附着于导电凸柱140上，因此在适当地缩减两相邻导 电凸柱间的间距，且适当缩减焊球160尺寸的情况下，亦不易造成两相本文档来自技高网...

【技术保护点】
一种阵列封装基板，包括：　图案化金属连接层，具有第一表面以及一与该第一表面相对应的第二表面；　多个接垫，配设于该第一表面；　第一绝缘层，配设于与该第一表面或是该第二表面共平面的表面的一侧，且暴露出该接垫；　多个导电凸 柱，配设于该第二表面，且该导电凸柱经由该图案化金属连接层与该接垫电性连接，其中各该导电凸柱具有连接部以及凸出部，各该导电凸柱的该连接部与该图案化金属连接层相接；以及　第二绝缘层，配设于该表面的另一侧，且暴露出各该导电凸柱的该凸出部。

【技术特征摘要】
1.一种阵列封装基板，包括图案化金属连接层，具有第一表面以及一与该第一表面相对应的第二表面；多个接垫，配设于该第一表面；第一绝缘层，配设于与该第一表面或是该第二表面共平面的表面的一侧，且暴露出该接垫；多个导电凸柱，配设于该第二表面，且该导电凸柱经由该图案化金属连接层与该接垫电性连接，其中各该导电凸柱具有连接部以及凸出部，各该导电凸柱的该连接部与该图案化金属连接层相接；以及第二绝缘层，配设于该表面的另一侧，且暴露出各该导电凸柱的该凸出部。2. 如权利要求1所述...

【专利技术属性】
技术研发人员：吴建男，李胜雄，杨耿忠，
申请(专利权)人：旭德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]