本发明专利技术提供一种通过将层叠芯片插入形成在托盘上的空腔，从而能方便地进行定位，并且能以较高尺寸精度来形成外部电极的电子元器件的制造方法及电子元器件的制造装置。本发明专利技术所涉及的电子元器件的制造方法将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片(20)分别插入形成在托盘(10)上的多个空腔(11)，将多个层叠芯片(20)分别靠近形成空腔(11)的某一个内壁面，从而使多个层叠芯片(20)定位。在定位后的多个层叠芯片(20)的端部并且将托盘(10)的上表面包括在内地涂布导电性墨水(31)，并使涂布后的导电性墨水(31)干燥从而在多个层叠芯片(20)上形成外部电极。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子元器件的制造方法及电子元器件的制造装置，特别是涉及使用由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片来制造电子元器件的电子元器件的制造方法及电子元器件的制造装置。
技术介绍
以往，在使用由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片来制造电子元器件的情况下，通过在用夹具将多个层叠芯片夹住的状态下将其浸渍到浸渍层中，从而在层叠芯片上形成外部电极。在专利文献I中作为现有技术公开的导体糊料涂布方法中，在方形贴片元器件的中央部分实施玻璃涂覆或树脂涂覆后，涂布导体糊料。即，对于以要涂布导体糊料的端部与规定的突出高度对齐的方式安装在夹具上的多个方形贴片元器件，通过将夹具和方形贴片元器件的端部一起浸渍在浴槽中的导电糊料内，从而在端部涂布导电糊料。 现有技术文献专利文献专利文献1:日本专利特开平06 — 204271号公报
技术实现思路
专利技术所要解决的技术问题在专利文献I中作为现有技术公开的导电糊料涂布方法中，由于导电糊料的粘度高，因此作为外部电极形成的导电层的膜厚变厚，从而导致厚度的尺寸精度下降。因此，为了提高外部电极的厚度的尺寸精度而降低导电糊料的粘度来使导电层的膜厚变薄的情况下，会发生所谓的“润湿”现象，外部电极的面积控制变得困难，并且层叠芯片侧面的外部电极的形状会变成曲线。本专利技术是鉴于上述情况而完成的，其目的在于，提供一种通过将层叠芯片插入形成在托盘上的空腔，从而能方便地进行定位，并且能以较高尺寸精度来形成外部电极的电子元器件的制造方法及电子元器件的制造装置。 解决技术问题的技术方案为了实现上述目的，本专利技术所涉及的电子元器件的制造方法的特征在于，包括:第一工序，该第一工序将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔;第二工序，该第二工序将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位;第三工序，该第三工序在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及第四工序，该第四工序使涂布后的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。在上述的结构中，将由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔。使多个层叠芯片分别靠近形成空腔的某一个内壁面，从而使多个层叠芯片定位。在定位后的多个层叠芯片的端部并且将托盘的上表面包括在内地涂布导电性墨水，并使涂布后的导电性墨水干燥，从而在多个层叠芯片上形成外部电极。由于在插入至设置在托盘上的空腔的层叠芯片上涂布导电性墨水，因此能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度使导电层的膜厚变薄的情况下，也不会发生所谓的“润湿”现象，并且外部电极的尺寸控制变得容易。此外，本专利技术所涉及的电子元器件的制造方法优选为在所述第三工序中，在所述托盘的上表面上设置会排斥所述导电性墨水的疏液膜，然后涂布所述导电性墨水。在上述结构中，由于在托盘的上表面上设置会排斥导电性墨水的疏液膜再涂布导电性墨水，因此涂布时附着在托盘上表面的导电性墨水被引导至空腔内或方便擦除的位置，能将托盘的墨渍控制在最低限度，从而能降低电子元器件的不合格率。此外，本专利技术所涉及的电子元器件的制造方法优选为在所述托盘的上表面形成朝规定的方向倾斜的倾斜部，在所述第三工序中，在所述倾斜部的倾斜面上也涂布所述导电性墨水。在上述结构中，由于在托盘的上表面上形成朝规定的方向倾斜的倾斜部，在倾斜部的倾斜面上也涂布导电性墨水，因此涂布时附着在托盘的上表面的导电性墨水被引导至空腔内或方便擦除的位置，能将托盘上的墨渍控制在最低限度，从而能降低电子元器件的不合格率。此外，本专利技术所涉及的电子元器件的制造方法优选为所述倾斜部在相邻的空腔间具有山形的截面形状，并朝所述导电性墨水流落至各空腔内的方向倾斜。在上述结构中，由于倾斜部在相邻的空腔间具有山形的截面形状，并朝导电性墨水流落至各空腔内的方向倾斜，因此在涂布时附着在托盘的上表面的导电性墨水能被引导至空腔内，能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，本专利技术所涉及的电子元器件的制造方法优选为所述倾斜部在相邻的空腔间具有谷形的截面形状，并朝所述导电性墨水聚集至规定位置的方向倾斜。在上述结构中，由于倾斜部在相邻的空腔间具有谷形的截面形状，并朝导电性墨水聚集至规定位置例如托盘上表面的相邻的空腔间的中央附近的方向倾斜，因此在涂布时附着在托盘的上表面的导电性墨水被引导至倾斜部彼此相对的规定位置，从而变得方便擦除，因而能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，本专利技术所涉及的电子元器件的制造方法优选为在所述第三工序中，以喷墨印刷方式涂布所述导电性墨水。在上述结构中，由于以喷墨印刷方式涂布导电性墨水，因此能通过喷墨印刷方式的高印刷精度来提高外部电极的尺寸精度，从而不会产生所谓“润湿”现象。接着，为了实现上述目的，本专利技术所涉及的电子元器件的制造装置的特征在于，包括:插入单元，该插入单元将由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔;定位单元，该定位单元将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位;涂布单元，该涂布单元在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及干燥单元，该干燥单元使涂布后的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。在上述的结构中，将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔。使多个层叠芯片分别靠近形成空腔的某一个内壁面，从而使多个层叠芯片定位。在定位后的多个层叠芯片的端部并且将托盘的上表面包括在内地涂布导电性墨水，并使涂布后的导电性墨水干燥，从而在多个层叠芯片上形成外部电极。由于对插入至设置在托盘上的空腔的层叠芯片涂布导电性墨水，因此能将托盘的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度来使导电层的膜厚变薄的情况下，也不会发生所谓“润湿”现象，并且外部电极的尺寸控制变得容易。 技术效果若采用上述结构，由于对插入至设置在托盘上的空腔的层叠芯片涂布导电性墨水，因此能将托盘的墨渍控制在最低限度，可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度来使导电层的膜厚变薄的情况下，也不会发生所谓“润湿”现象，并且外部电极的尺寸控制变得容易。【附图说明】图1是表示从上方俯视时本专利技术的实施方式所涉及的电子元器件的制造方法的简图。 图2是表示本专利技术的实施方式所涉及的电子元器件的制造方法中将层叠芯片插入空腔的状态当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种电子元器件的制造方法，其特征在于，包括：第一工序，该第一工序将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔；第二工序，该第二工序将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位；第三工序，该第三工序在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及第四工序，该第四工序使被涂布的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：后藤诚治，平尾尚大，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。