半导体封装件的制法制造技术

一种半导体封装件及其制法与基板暨封装结构，该半导体封装件的制法，先藉由多个支撑组件叠放第二基板于第一基板上，且该第二基板具有至少一贯通的清理孔，再进行清理该支撑组件的作业，并利用该清理孔清理该第二基板与该第一基板之间的空间。

【技术实现步骤摘要】
半导体封装件的制法
本专利技术涉及一种半导体封装件的制法，尤指一种提升可靠度的半导体封装件的制法。
技术介绍
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式样的堆栈封装(packageonpackage，PoP)也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。现有堆栈式半导体封装件系包括两相叠的第一封装结构与第二封装结构、及粘固该第一封装结构与第二封装结构的封装胶体。该第一封装结构包含第一基板、及电性结合该第一基板的第一半导体组件。该第二封装结构包含第二基板、及电性结合该第二基板的第二半导体组件。该第二基板藉由焊锡球叠设且电性连接于该第一基板上，且该封装胶体形成于该第一基板与第二基板之间以包覆该些焊锡球。于制作现有堆栈式半导体封装件的过程中，如图1A至图1B所示，通过将一第二基板12以多个焊锡球13覆晶结合至第一封装结构1a上，该第一封装结构1a包括设有多个半导体组件10的第一基板11，且该些焊锡球13上具有助焊剂(flux)。接着，以去离子水(DIwater)进行清理作业以清除助焊剂。之后，电性结合多个第二半导体组件(图略)于该第二基板12上。然而，该第二基板12覆盖于该第一基板11上，因而于进行清理作业时，会由上方及侧方朝第二基板12与该些焊锡球13清洗助焊剂(如图1B及图1B’所示的箭头方向X,Z)，所以于进行清理作业后，助焊剂f会因去离子水的带动而残留于该第一封装结构1a上方，如图1B所示，致使当该第一封装结构1a进行热传导时，会发生爆板(popcorn)情况，因而造成堆栈式半导体封装件发生分层(delamination)，即该第二基板12与该第一封装结构1a分离。此外，由于第一基板11、第二基板12与焊锡球13之间的热膨胀系数(Coefficientofthermalexpansion,CTE)不同，所以于覆晶结合及形成封装胶体时，该第一基板11与第二基板12易产生翘曲现象，使该些焊锡球13与第一基板11或第二基板12间的界面不断胀缩拉扯而造成断裂，因而导致短路。因此，如何解决现有技术的种种缺失，实为目前各界亟欲解决的技术问题。
技术实现思路
为解决上述现有技术的种种问题，本专利技术的主要目的为揭露一种半导体封装件及其制法与基板暨封装结构，能减少该些支撑组件与第一基板或第二基板间的界面胀缩拉扯，以避免该些支撑组件发生断裂而导致短路的问题。本专利技术的半导体封装件，包括：第一基板；以及第二基板，藉由多个支撑组件设于该第一基板上，且该第二基板的边缘具有至少一缺口。前述的半导体封装件中，该缺口为弯折形、弧形、直线形或多边形。本专利技术还揭露一种半导体封装件的制法，其包括：提供第一基板；藉由多个支撑组件置放第二基板于该第一基板上，且该第二基板具有至少一贯通的清理孔；以及进行清理作业，藉由该清理孔清理该第二基板与该第一基板之间的空间。前述的制法中，该清理作业还清理该支撑组件。前述的制法中，该清理作业藉由液体进行清理，例如，水。前述的制法中，该第二基板包含多个基板单元，且该清理孔位于该基板单元的边缘。例如，该第二基板还包括间隔部，其位于各该基板单元之间，以连结各该基板单元，致使该清理孔位于该间隔部，其中，该间隔部为切割路径。前述的制法中，该清理孔为十字形、圆形、条状或多边形。前述的半导体封装件及其制法中，该第一基板上具有至少一半导体组件。前述的半导体封装件及其制法中，该支撑组件为导电组件，例如含有焊锡材料及助焊剂。前述的半导体封装件及其制法中，还包括设置至少一电子组件于该第二基板上。前述的半导体封装件及其制法中，还包括形成封装胶体于该第二基板与该第一基板之间，例如，该封装胶体填充满该第二基板与该第一基板之间的空间。本专利技术还提供一种基板，如前述的第二基板，其包括：多个基板单元；以及间隔部，其位于各该基板单元之间，以连结各该基板单元，且该间隔部上具有至少一贯通的清理孔。前述的基板中，该清理孔为十字形、圆形、条状或多边形。前述的基板中，该间隔部为切割路径。另外，本专利技术又提供一种封装结构，其包括：基板，其包含多个基板单元及位于各该基板单元之间以连结各该基板单元的间隔部，该间隔部上具有至少一贯通的清理孔；以及电子组件，其设于该基板上。前述的封装结构中，该电子组件为半导体组件。前述的封装结构中，该清理孔为十字形、圆形、条状或多边形。前述的封装结构中，该间隔部为切割路径。由上可知，本专利技术的半导体封装件及其制法与其基板暨封装结构，藉由该些清理孔的设计，使液体能经由该些清理孔流至该第一与第二基板之间的空间而增加清洗水流的面积，以于进行该清理作业时，液体能由内向外清洗如助焊剂的残渣，所以相较于现有技术，本专利技术于清理作业结束后，于该第一封装结构上方不会有残留物。因此，当该第一基板或半导体组件进行热传导时，不会发生爆板情况，因而该半导体封装件不会发生分层的问题。此外，藉由该些清理孔可分散热应力，以于覆晶结合及形成封装胶体时，能避免该第一基板与第二基板发生翘曲现象，所以能减少该些支撑组件与第一基板或第二基板间的界面胀缩拉扯，以避免该些支撑组件发生断裂而导致短路的问题。附图说明图1A至图1B为显示现有半导体封装件的制法的剖面示意图；其中，图1B’为图1B的上视示意图；以及图2A至图2E为本专利技术的半导体封装件的制法的剖面示意图；其中，图2B为图2C的上视示意图，图2B’为图2B的另一实施例，图2C’为图2B的局部放大图，图2E’及图2E”为图2E的不同实施例的局部上视示意图。符号说明1a,2a第一封装结构10,20半导体组件11,21第一基板12,22第二基板13焊锡球14第二半导体组件2半导体封装件2b第二封装结构22’基板区块22a基板单元22b,22b’间隔部220,220’清理孔23支撑组件24电子组件25封装胶体26,26’基板260,260’缺口29承载件f助焊剂S空间。具体实施方式以下藉由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如「上」、及「一」等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2E为本专利技术的半导体封装件2的制法的示意图。如图2A所示，提供一第一封装结构2a，该第一封装结构2a包含第一基板21及覆晶结合于该第一基板21上的至少一半导体组件20，且该第一基板21设于承载件29上。接着，藉由多个支撑组件23置放至少一第二基板22于该第一基板21上。于本实施例中，该第一基板21为未切单的整版面结构，其上具有多个个半导体组件20，且该第二基板22也为未切单的整版面结构，如图2B所示，其包含四个基板区块22’。此外，该基板区块22’包含对应该半导体组件20本文档来自技高网...

【技术保护点】
一种半导体封装件的制法，包括：提供第一基板；藉由多个支撑组件置放第二基板于该第一基板上，且该第二基板具有至少一贯通的清理孔；以及进行清理作业，以藉由该清理孔清理该第二基板与该第一基板之间的空间。

【技术特征摘要】
2013.11.05 TW 1021400731.一种半导体封装件的制法，包括：提供第一基板；通过多个支撑组件置放第二基板于该第一基板上，且该第二基板具有至少一贯通的清理孔；进行清理作业，以通过该清理孔清理该第二基板与该第一基板之间的空间；以及设置至少一电子组件于该第二基板上，该电子组件以覆晶方式或打线方式电性连接该第二基板。2.根据权利要求1所述的半导体封装件的制法，其特征在于，该第一基板上具有至少一半导体组件。3.根据权利要求1所述的半导体封装件的制法，其特征在于，该第二基板包含多个基板单元，且该清理孔位于该基板单元的边缘。4.根据权利要求1所述的半导体封装件的制法，其特征在于，该第二基板包含多个基板单元与间隔部，其该间隔部位于各该基板单元之间，以连结各该基板单元。5.根据权利要求4所述的半导体封装件的制法，其特征在于，该间隔部为切割路径。6.根据权利要求4所述的半导体封装件的...

【专利技术属性】
技术研发人员：徐逐崎，王隆源，江政嘉，施嘉凯，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71