System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术有关一种半导体装置,尤指一种打线封装形式的电子封装件。
技术介绍
1、随着半导体制程技术的进步,更多电子元件整合于半导体芯片中,因而芯片上所设置的输入/输出连接端(i/o connections)数目渐多,同样地,承载半导体芯片用的封装基板上需密集地布设多个与所述输入/输出连接端电性连通的打线垫,作为半导体芯片的接点。
2、如图1所示的半导体封装件1,其于一封装基板10上承载一半导体芯片11,且该半导体芯片11的电极垫110通过多个焊线12电性连接该封装基板10的打线垫100,再形成封装胶体13于该封装基板10上,以包覆该半导体芯片11与焊线12,其中,于半导体封装件轻、薄、短、小的需求下,该半导体芯片11的电极垫110尺寸极小,因而需极小尺寸的焊线12及更小的打线垫100的间距进行打线制程,故于该封装基板10的表面上会呈现出布满打线垫100的高密度接点区及零星布设打线垫100的空旷区(如角落处)。
3、然而,于形成该封装胶体13的过程中,对应该空旷区中的该些焊线12容易受到该封装胶体13的流动胶材的冲击而产生焊线偏位(wire sweep)现象,故当该焊线12的偏位距离过大,将会造成相邻的焊线12相接触(如图1所示的连接处k)而发生短路,致使该半导体封装件1的品质及可靠度不佳。
4、因此,如何克服上述现有技术的种种问题,实已成目前亟欲解决的课题。
技术实现思路
1、鉴于上述现有技术的种种缺陷,本专利技术提供一种电子封装件,包括:承载结
2、前述的电子封装件中,该第一打线垫的中心点与该第二打线垫的中心点之间沿水平方向定义有第一间距,且该第一间距大于或等于该垫长。
3、前述的电子封装件中,该第二打线垫的中心点与该第三打线垫的中心点之间沿水平方向定义有第二间距,且该第二间距大于或等于该垫长。
4、前述的电子封装件中,该第二打线垫的边缘与该第三打线垫的边缘之间定义有一令一直径为两倍该垫宽的假想圆可调整至不会重叠于该第二与第三打线垫任一者上的第三间距。
5、前述的电子封装件中,该第一打线垫的边缘与该第二打线垫的边缘之间定义有一令一直径为1.5倍该垫宽的假想圆可调整至不会重叠于该第一与第二打线垫任一者上的第四间距。
6、前述的电子封装件中,该第三打线垫于相对该第二打线垫的另一侧间隔布设有另一相邻的第四打线垫,且该第三打线垫与该第四打线垫之间于垂直方向上的最小间距作为第五间距。例如,该第五间距为该垫宽的至少七倍。
7、前述的电子封装件中,还包括包覆该电子元件及该多个焊线的封装层。
8、前述的电子封装件中,该承载结构于相对该置晶区的另一表面上形成有多个导电元件。
9、由上可知,本专利技术的电子封装件中,主要通过将该多个打线垫的任三相邻者依据相距该电子元件的远近定义出长距的第一打线垫、中距的第二打线垫及短距的第三打线垫,故相比于现有技术,当该封装层的流动胶材的冲击而使该第一至第三打线垫上的焊线产生偏位现象时,即使该第一至第三打线垫上的焊线的偏位距离过大,该些焊线仍不会相互接触,因而不会发生短路的问题。
本文档来自技高网...【技术保护点】
1.一种电子封装件,包括:
2.如权利要求1所述的电子封装件,其中,该第一打线垫的中心点与该第二打线垫的中心点之间沿水平方向定义有第一间距,且该第一间距大于或等于该垫长。
3.如权利要求1所述的电子封装件,其中,该第二打线垫的中心点与该第三打线垫的中心点之间沿水平方向定义有第二间距,且该第二间距大于或等于该垫长。
4.如权利要求1所述的电子封装件,其中,该第二打线垫的边缘与该第三打线垫的边缘之间定义有一令一直径至少为两倍该垫宽的假想圆可调整至不会重叠于该第二与第三打线垫任一者上的第三间距。
5.如权利要求1所述的电子封装件,其中,该第一打线垫的边缘与该第二打线垫的边缘之间定义有一令一直径至少为1.5倍该垫宽的假想圆可调整至不会重叠于该第一与第二打线垫任一者上的第四间距。
6.如权利要求1所述的电子封装件,其中,该第三打线垫于相对该第二打线垫的另一侧间隔布设有另一相邻的第四打线垫,且该第三打线垫与该第四打线垫之间于垂直方向上的最小间距作为第五间距。
7.如权利要求6所述的电子封装件,其中,该第五间距为该垫宽的至
8.如权利要求6所述的电子封装件,其中,该焊线相对该承载结构的表面的投影长度与该第五间距的比值至少为7。
9.如权利要求1所述的电子封装件,其中,该电子封装件还包括包覆该电子元件及该多个焊线的封装层。
10.如权利要求1所述的电子封装件,其中,该承载结构于相对该置晶区的另一表面上形成有多个导电元件。
...【技术特征摘要】
1.一种电子封装件,包括:
2.如权利要求1所述的电子封装件,其中,该第一打线垫的中心点与该第二打线垫的中心点之间沿水平方向定义有第一间距,且该第一间距大于或等于该垫长。
3.如权利要求1所述的电子封装件,其中,该第二打线垫的中心点与该第三打线垫的中心点之间沿水平方向定义有第二间距,且该第二间距大于或等于该垫长。
4.如权利要求1所述的电子封装件,其中,该第二打线垫的边缘与该第三打线垫的边缘之间定义有一令一直径至少为两倍该垫宽的假想圆可调整至不会重叠于该第二与第三打线垫任一者上的第三间距。
5.如权利要求1所述的电子封装件,其中,该第一打线垫的边缘与该第二打线垫的边缘之间定义有一令一直径至少为1.5倍该垫宽的假想圆...
【专利技术属性】
技术研发人员:林庆治,王汶鑫,谢志毅,王馨妤,黄怡倩,简秀芳,
申请(专利权)人:矽品精密工业股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。