一种半导体器件及其制作方法技术

本发明专利技术公开一种半导体器件及其制作方法，涉及半导体技术领域，以解决现有技术中电容器金属配线之间的寄生电容大的问题。包括衬底；间隔形成在衬底的上方的至少两条导电配线；每条导电配线包括上配线段，同一上配线段的底端与顶端的面积不同；上介质层，上介质层覆盖衬底上方以及每条上配线段的表面，位于衬底上方的上介质层与相邻两条导电配线上的上介质层围成密闭气隙。半导体器件的制作方法包括上述技术方案所提的半导体器件。本发明专利技术提供的半导体器件用于降低电容器金属配线之间的寄生电容。

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其涉及一种半导体器件及其制作方法。

技术介绍

1、金属互连结构是为了实现半导体芯片器件之间的电连接的重要结构。随着半导体器件特征尺寸(critical dimension，简称cd)越来越小，相邻的金属层之间的距离变得越来越小，导致相邻金属层间产生的电容越来越大，该电容也称为寄生电容，该电容不仅影响半导体器件的运行速度，也对半导体器件的可靠性有严重影响。

2、现有技术通过刻蚀金属配线之间的介电层，在金属配线间形成气隙，以降低金属层之间的电容。然而，现在有技术中，通常需要在介电层上进行开口，并对开口进行封闭，形成气隙。在对开口进行封闭过程中，会在开口内沉积封闭材料，导致封闭后形成的气隙较小，不能使寄生电容降到更小。

技术实现思路

1、本专利技术的目的在于提供一种半导体器件及其制作方法，以有效降低寄生电容，从而提高半导体器件的性能。

2、为了实现上述目的，本专利技术提供一种半导体器件，包括：衬底；间隔形成在衬底的上方的至少两条导电配线；每条导电配线包括上配线段，同本文档来自技高网...

【技术保护点】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，同一所述上配线段的底端面积小于顶端面积；或，

3.根据权利要求1所述的半导体器件，其特征在于，每条所述导电配线含有的上配线段为利用过刻蚀或钻蚀方式形成的配线段。

4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括下介质层；所述下介质层形成于所述衬底上，所述下介质层开设有至少一个下过孔；每条所述导电配线包括的上配线段位于所述下介质层的上方，至少一条所述导电配线还包括形成在相应所述下过孔内的下配线段，所述下配线段的顶端与所述上配线段的底端接触；所述上介...

【技术特征摘要】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，同一所述上配线段的底端面积小于顶端面积；或，

3.根据权利要求1所述的半导体器件，其特征在于，每条所述导电配线含有的上配线段为利用过刻蚀或钻蚀方式形成的配线段。

4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括下介质层；所述下介质层形成于所述衬底上，所述下介质层开设有至少一个下过孔；每条所述导电配线包括的上配线段位于所述下介质层的上方，至少一条所述导电配线还包括形成在相应所述下过孔内的下配线段，所述下配线段的顶端与所述上配线段的底端接触；所述上介质层覆盖所述下介质层的表面。

5.根据权利要求4所述的半导体器件，其特征在于，所述半导体器件还包括籽晶层，所述籽晶层形成在所述下介质层的表面和/或所述下过孔的内壁。

6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括有覆盖在所述上介质层...

【专利技术属性】
技术研发人员：金昶圭，杨涛，张月，卢一泓，胡艳鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：