混合计算模块制造技术

一种混合系统芯片，其提供了安装在半导体载体芯片上的多个存储器和处理器管芯，所述半导体载体芯片含有完全集成的功率管理系统，其以匹配或接近处理器内核时钟速度的速度转换DC功率，从而允许数据在片外物理存储器与处理器管芯之间的有效传送。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及定制的系统芯片计算模块的结构，并且具体涉及包含完全集成的功率管理系统的半导体载体的应用，其中功率管理系统以与共同位于半导体载体上的至少一个通用的处理器管芯同步或兼容的速度，在至少一个安装在半导体载体上的存储器管芯之间传送数据。本专利技术总体上涉及缩小高速计算模块的物理尺寸和成本的方法和装置。更具体地，本专利技术介绍了灵活形成为专用用途设计的混合计算模块的方法和装置，所述专用用途为当使用具有一般局限于高容量的市场应用的功能设计性能的较低成本的通用多核微处理器芯片时，服务低市场容量应用。具体地，本专利技术教授了通过包含完全集成的功率管理系统的半导体载体以高的(GHz频率)速度转换高的电流(功率)水平的方法的使用，以最大化具有相当更多的基于堆栈的高速缓存存储器的——需要很少或无需板上的基于堆的高速缓存存储器——多核微处理器芯片的使用率，从而在专门的低容量市场应用中实现更高的性能、更小的整体系统尺寸以及降低的系统成本。1.
技术介绍
直到最近，计算机性能中的增加遵循了声明晶体管集成密度每18个月将加倍的摩尔定律(Moore's law)。尽管缩小晶体管尺寸的能力已导致更高的转换速度和更低的运行电压，但是由于为超大数量的晶体管供电所需的大电流，通过调制解调器制造方法可获得的超大规模的集成密度已导致计算机性能中的相应改进趋于平稳。制造为22nm制造模式的硅芯片将消耗700W-平方英寸(W-inch2)的半导体管芯。更新数据并在管芯之间以及跨越单个管芯的表面移动数据所需的该大电流消耗推动限制在非常低的转换速度的传统功率管理电路的限制。通过要求功率管理位于距离处理器和存储器管芯很远的位置，由传统功率管理系统生成的较大的热负载进一步降低了系统效率，从而增加了通过配电网络的损耗。因此，需要提供一种通过提供包含生成足够低的热负载的功率管理系统的制造混合计算模块来降低系统损耗的方法是可取的，其中该功率管理系统位于接近存储器和微处理器管芯的位置。正如晶体管典型的情况，通过缩小功率场效应晶体管(FET)中的晶体管栅极电极的表面积，传统功率管理中获得了更高的功率转换速度。在传统晶体管结构中，转换速度由栅极电容根据下式得到限制：f＝ION/(Cox×W×L×Vdd)   (1)其中，f≡限制转换频率   (1a)ION≡源电流   (1b)COX≡栅极电容   (1c)W≡栅极宽度   (1d)L≡栅极长度   (1e)Vdd≡漏极电压   (1f)通过最小化栅极电容(COX)、栅极电极表面积(W×L)来增大转换速度/频率。然而，当管理大的低电压电流时，最小化栅极电极表面积以获得高转换速度在高功率系统(>100瓦特)中强加了自限制约束，因为大的转换电流被迫经过小的半导体容量。产生的高电流密度生成更高的导通电阻，其成为不想要的高的热负载的主要根源。现代计算平台需要非常大的供应电流来运行，这是由于装配在处理器内核中的超大数量的晶体管。更高速度的处理器内核需要功率管理系统来以更高的速度运行。通过最小化栅极电极表面积在功率管理系统的功率场效应晶体管中获得更高的速度造成了非常高的电流密度，其相应地生成高的热负载。高的热负载需要将复杂的热管理装置设计到装配的系统中，并且通常需要将功率管理和处理器系统在物理上互相隔离，以用于最佳热管理。因此，需要提供一种产生混合计算模块的方法和装置，该混合计算模块将功率管理装置靠近处理器内核嵌入，以减小损耗并包含功率场效应晶体管，功率场效应晶体管以高的速度转换包含多个10至100安培的大电流，而不产生大的热负载。调制解调器功率管理不能以与超大规模集成(“ULSI”)晶体管转换速度保持同步的速度转换大的电流，这导致片上和片外数据瓶颈，因为没有足够的功率将数据从随机存取存储器堆栈传送至处理器内核中。这些瓶颈使多核微处理器系统中的各个核未充分利用，因为其等待数据被传递。具有最小高速缓存存储器的多核微处理器(四核以及更多核)中的低的核利用率(<25％)迫使制造商增加大的高速缓存存储器组到处理器管芯中。该问题的普遍解决方案将30％或更多现代微处理器芯片分配给高速缓存存储器电路，实质上，该方法仅仅掩饰了由转换在物理随机存取存储器组中附近储存的数据的不充足的功率引起的“数据瓶颈”问题。该要求通过降低每个晶片的处理器管芯产量来削弱摩尔定律的经济影响，因为微处理器管芯必须将与为逻辑功能专门保留的表面积相比的大量的表面积分配给提供非处理器功能的晶体管组。对于多核×86处理器芯片中的高速缓存存储器来说可用的处理器有效面积(real estate)的大的损耗在图1A、1B、1C中示出。图1A表示使用45nm技术节点制造的Nehalem四核微处理器芯片1的比例图。芯片的表面积分配了4个微处理器内核2A、2B、2C、2D、集成3Ch DDR3存储器控制器3以及共享L3高速缓存存储器4。L3高速缓存存储器4占据了未分配给系统互连电路5A、5B的表面积的大概40％，或者整个管芯表面积的约30％。类似地，使用32nm技术节点制造的Westmere双核微处理器芯片6(图1B)将其整个可用的表面积的约35％分配给了L3高速缓存存储器7，以为其2个微处理器内核8A、8B提供服务。使用32nm技术节点制造的Westmere-EP 6核微处理器芯片9(图1C)将其整个可用的表面积的约35％分配给了L3高速缓存存储器10，以为其6个微处理器内核l1A、1lB、11C、11D、11E、11F提供服务。更高的半导体芯片产量(每个晶片更多的管芯)以及更低的系统成本可以在计算模块中获得，其增加了高速缓存存储器上的逻辑功能专用的晶体管有效面积的比例。可以通过将功率管理系统集成至计算模块中来淘汰大的片上高速缓存存储器，其以匹配微处理器内核占空比的速度转换大的电流。因此，需要提供一种将微处理器内核利用率提高至超过50％——优选地超过75％——的水平，同时保持分配给高速缓存存储器的有效面积小于整个管芯表面积的20％——优选地小于整个管芯表面积的10％的方法和装置，以最小化模块的尺寸和成本。摩尔定律的另外一个主要缺点是较小的技术节点上极高的制造成本。这些极端的成本有可能极大地限制几乎最大应用中低成本计算应用的范围。图2A示出了根据制造技术节点的用于光刻地用图案装饰嵌入集成电路总成内的单个材料层的掩模的平均成本。关键技术目的本文档来自技高网...

【技术保护点】
一种混合计算模块，其特征在于，包含：半导体载体，其包括基板，所述基板适用于通过在载体基板上形成的导电轨迹和无源电路网络滤波元件在具有谐振栅极晶体管以转换电功率来驱动数据传送的完全集成的功率管理电路模块与安装在半导体载体上的多个分立式半导体管芯之间的数字处理指令集之间提供电通信，其中所述多个分立式半导体管芯包括：至少一个形成中央处理单元(CPU)的微处理器管芯，以及具有至少一个存储器管芯的存储器组。

【技术特征摘要】
【国外来华专利技术】2012.07.09 US 61/669,557;2013.03.11 US 61/776,333;1.一种混合计算模块，其特征在于，包含：
半导体载体，其包括基板，所述基板适用于通过在载体基板上形成的
导电轨迹和无源电路网络滤波元件在具有谐振栅极晶体管以转换电功率
来驱动数据传送的完全集成的功率管理电路模块与安装在半导体载体上
的多个分立式半导体管芯之间的数字处理指令集之间提供电通信，其中所
述多个分立式半导体管芯包括：
至少一个形成中央处理单元(CPU)的微处理器管芯，以及
具有至少一个存储器管芯的存储器组。
2.根据权利要求1所述的混合计算模块，其特征在于，所述多个半导
体管芯包括现场可编程门阵列(FPGA)。
3.根据权利要求1所述的混合计算模块，其特征在于，所述多个半导
体管芯额外提供存储器控制器功能。
4.根据权利要求3所述的混合计算模块，其特征在于，存储器控制器
功能为现场可编程。
5.根据权利要求3所述的混合计算模块，其特征在于，存储器控制器
功能由静态地址存储器控制器提供。
6.根据权利要求1所述的混合计算模块，其特征在于，所述多个半导
体管芯额外包括图形处理单元(GPU)。
7.根据权利要求1所述的混合计算模块，其特征在于，所述多个半导
体管芯额外包括特定应用的集成电路(ASIC)。
8.根据权利要求1所述的混合计算模块，其特征在于，所述多个半导
体管芯中的一些作为堆栈安装在半导体载体上。
9.根据权利要求1所述的混合计算模块，其特征在于，进一步包含安
装在混合计算模块上的多个半导体管芯，所述多个半导体管芯提供GPU
和现场可编程性。
10.根据权利要求9所述的混合计算模块，其特征在于，CPU和GPU
半导体管芯包含多个处理内核。
11.根据权利要求1所述的混合计算模块，其特征在于，完全集成的
功率管理模块安装在半导体载体上。
12.根据权利要求1所述的混合计算模块，其特征在于，完全集成的
功率管理模块以大于250MHz的速度转换功率。
13.根据权利要求1所述的混合计算模块，其特征在于，完全集成的
功率管理模块在半导体载体上形成。
14.根据权利要求1所述的混合计算模块，其特征在于，形成半导体
载体的基板是半导体。
15.根据权利要求14所述的混合计算模块，其特征在于，有源电路嵌
入半导体基板中，所述有源电路管理USB、音频、视频和其他通信总线接
口协议。
16.根据权利要求1所述的混合计算模块，其特征...

【专利技术属性】
技术研发人员：L·皮尔·德罗什蒙，亚历山大·J·科瓦斯，
申请(专利权)人：L·皮尔·德罗什蒙，
类型：发明
国别省市：美国;US