包括减小其他存储单元的影响的对非易失性存储器的编程制造技术

一种对非易失性存储器进行编程的系统，该系统减小来自相邻存储单元的升压的干扰的影响。存储单元被分成两个或更多个组。在一个示例中，存储单元被分成奇数存储单元和偶数存储单元；但是，也可以使用其他分组方式。在第一触发之前，利用随着时间增大的编程信号对第一组非易失性存储单元和第二组非易失性存储单元一起进行编程。在第一触发之后、第二触发前，使用响应于第一触发而幅度减小了的编程信号独立于第二组存储单元来对第一组存储单元进行编程。在第二触发之后，通过响应于第二触发而升高的编程信号对第一组存储单元和第二组存储单元一起进行编程。在两个触发之前和之后，对第一组存储单元和第二组存储单元一起进行验证。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性存储器的技术。
技术介绍
半导体存储器对于各种电子设备中的使用变得越来越受欢迎。例如，非易失性半导体存储器用于移动电话、数码相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中。最受欢迎的非易失性半导体存储器包括电可擦可编程只读存储器(EEPROM)和闪存。EEPROM和闪存两者都利用被布置在半导体基底中的沟道区上方并且与沟道区绝缘的浮置栅极。浮置栅极被布置在源区与漏区之间。在浮置栅极上设置有与浮置栅极绝缘的控制栅极。晶体管的阈值电压由浮置栅极上所保留的电荷的量来控制。即，在导通晶体管以使得晶体管的源极与漏极之间导通前所必须施加给控制栅极的最小电压量由浮置栅极上的电荷电平来控制。因此，可以通过改变浮置栅极上的电荷电平来改变阈值电压，以对存储单元(可以包括一个或更多个晶体管)进行编程和/或擦除。每个存储单元都能够存储数据(模拟的或数字的)。当存储I比特的数字数据时(称为二进制存储单元)，存储单元的可能的阈值电压被分成分别赋予逻辑数据“I”和“O”的两个范围。在NAND型闪存的一个示例中，阈值电压在存储单元被擦除后为负并且被定义为逻辑“I”;编程后，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：董颖达，李世钟，大和田宪，
申请(专利权)人：桑迪士克技术有限公司，
类型：
国别省市：