一种在图像形成装置的引擎部中使用的信息存储方法制造方法及图纸

本发明专利技术提供了一种在图像形成装置的引擎部中使用的信息存储方法。该方法包括：当CPU控制马达驱动器驱动马达时，CPU接收指示图像形成装置的整机和/或部件的运行状态的信号；CPU按照预定规则对接收到的信号进行计数处理，并经由RAM将计数值存储到显影单元上的第二存储器中；每当计数值达到预定数值，CPU基于预定规则将计数值转换成整机和/或部件的运行状态信息，并将计数值清零；CPU将每次获得的整机和/或部件的运行状态信息与此前已存储在第一存储器中的整机和/或部件的运行状态信息对应叠加后，更新第一存储器中的整机和/或部件的运行状态信息。本发明专利技术通过活用显影单元上的第二存储器来提高第一存储器的使用寿命，以满足引擎部中的信息存储需求。

【技术实现步骤摘要】

本专利技术涉及一种信息存储方法，尤其涉及。
技术介绍
目前，在诸如复印机、打印机、绘图仪等的图像形成装置中，引擎部和主控制板分开设置的情况非常普遍。在这种情况下，引擎部和主控制板两者为了管理各自的信息都需要通过使用各种存储器来进行保证。对于引擎部上的信息存储而言，通常 的做法是使用非易失性随机存取存储器(NVRAM)。下面，参照图I说明现有的图像形成装置的引擎部使用NVRAM存储信息的过程。图I显示了现有的图像形成装置的引擎部100的部分结构图。如图I所示，引擎部100包括电路控制板(ECB) 101、显影单元(AIO) 102、NVRAM103和马达M1，其中电路控制板包括具有随机存取存储器(RAM) 111和中央处理器(CPU) 112的微处理器(MCU) 110、以及马达驱动器120。当图像形成装置的电源打开时，引擎部100中的CPU 112将NVRAM 103中保存的信息下载到RAM 111上，并根据下载的这些信息来决定引擎部100的工作模式。另一方面，在引擎部100的工作过程中，对一些需要管理的信息，在更新的时刻，CPU 112通过RAM 111将其更新至NVRAM 103，通过这样的处理就能够实现管理整个引擎部100的所有信息。可是，在一般的情况下，NVRAM的使用寿命都是有限的，为了能够让售后服务人员能够确认NVRAM的使用状况，在日本专利申请特开第2001-195316号公报中，揭示了一种解决方法，该方法通过对NVRAM中写入次数最多的地址进行计数并显示该计数值的方式，来给出NVRAM的使用状况。另外，在日本专利申请特开第2001-225530号公报中，揭示了一种延长NVRAM的使用寿命的方法，该方法通过计数和存储NVRAM的写入次数，并当一定数的写入被实施时，通过变更存储地址的方式来延长NVRAM的使用寿命。此外，在日本专利申请特开第2007-331356号公报中，也揭示了一种延长NVRAM的使用寿命的方法，该方法通过设定多个数据区域来实现NVRAM的写入次数的降低，以达到延长NVRAM的使用寿命的目的。现在，随着微处理器(MCU)芯片技术的开发和进步，MCU芯片上内置的用于CPU的DataFlash存储器技术已经被开发成功,而DataFlash存储器自身的机能与现在使用的NVRAM非常接近，其完全可以取代现在使用的NVRAM。但是，CPU手册上记载DataFlash存储器的写入次数不得高于I万次，而引擎部中的某些信息，例如，用纸数量、各个辊的转动时间等等，会远远大于这个数。所以，DataFlash存储器在一定程度上又不能满足引擎部存储的需求。在日本专利申请特开第2001-195316号公报中，虽然记载了对NVRAM的写入次数进行计数并显示计数值的方法，但是并没有记载有关延长NVRAM的使用寿命的内容。另外，在日本专利申请特开第2001-225530号和第2007-331356号公报中，虽然对延长NVRAM的使用寿命的方法进行记载，但是控制方法比较复杂。因此，鉴于上述问题，为了使MCU芯片内置的DataFlash存储器能够满足引擎部的存储需求，以替代NVRAM，而提出了本专利技术。
技术实现思路
本专利技术的目的在于提供，该方法通过活用显影单元上的非易失性存储器来提高MCU芯片上内置的非易失性存储器的使用寿命，以满足引擎部中的信息存储需求。，其中所述引擎部包括电路控制板、马达和显影单元，所述电路控制板包括具有CPU以及分别与所述CPU相连接的易失性存储器和第一非易失性存储器的微处理器、以及分别与所述马达和所述CPU相连接的马·达驱动器，所述显影单元与所述CPU相连接并包括第二非易失性存储器，所述方法包括以下步骤a)当所述CPU控制所述马达驱动器驱动所述马达时，所述CPU接收指示所述图像形成装置的整机和/或部件的运行状态的信号；b)所述CPU根据接收到的所述信号按照预定规则进行计数处理，每计一个数就经由所述易失性存储器将计数值更新到所述第二非易失性存储器中；c)每当所述第二非易失性存储器中存储的所述计数值达到预定数值，所述CPU基于所述预定规则将所述计数值转换成所述整机和/或部件的运行状态信息，并将所述第二非易失性存储器中存储的所述计数值清零；d)所述CPU将所述步骤c)中每次获得的所述整机和/或部件的运行状态信息与此前已存储在所述第一非易失性存储器中的所述整机和/或部件的运行状态信息对应叠加后，更新所述第一非易失性存储器中的所述整机和/或部件的运行状态信息。其中，所述整机的运行状态信息包含所述图像形成装置的用纸数量的信息。当所述整机的运行状态的信号指的是纸张经过预定位置的信号时，按照经过所述预定位置的纸张的数量与计数的数相对应的规则，进行计数处理。所述部件的运行状态信息包含所述图像形成装置中使用的辊的转动时间的信息。当所述部件的运行状态的信号指的是指示辊在转动的信号时，按照预定的时间间隔的间隔数量与计数的数相对应的规则，进行计数处理。通过使用上述方法，由于第一非易失性存储器的写入周期变长了，因此第一非易失性存储器的使用寿命自然而然也就变长了，从而能够满足引擎部的信息存储的需求。此外，本专利技术的信息存储方法进一步包括以下步骤当所述CPU接收到指示所述图像形成装置的外壳被打开的信号时，如果所述马达处于驱动状态，则所述CPU控制所述马达驱动器停止驱动所述马达，并在所述马达停止后将所述第二非易失性存储器中存储的包括所述显影单元的标识和所述计数值的信息作为备份信息存储到所述第一非易失性存储器中，如果所述马达处于停止状态，则所述CPU将所述第二非易失性存储器中存储的包括所述显影单元的标识和所述计数值的信息作为备份信息存储到所述第一非易失性存储器中；或者当所述CPU接收到指示所述图像形成装置进入省电模式的信号时，所述CPU在所述图像形成装置进入省电模式之前，将所述第二非易失性存储器中存储的包括所述显影单元的标识和所述计数值的信息作为备份信息存储到所述第一非易失性存储器中。此外，本专利技术的信息存储方法还进一步包括以下步骤当所述CPU接收到启动所述图像形成装置的信号时，所述CPU在控制所述马达驱动器驱动所述马达之前，将所述第一非易失性存储器中存储的所述显影单元的标识信息与所述第二非易失性存储器中存储的所述显影单元的标识信息进行比较，当所述第一非易失性存储器中存储的所述显影单元的标识信息与所述第二非易 失性存储器中存储的所述显影单元的标识信息相同时，所述CPU控制所述马达驱动器驱动所述马达；当所述第一非易失性存储器中存储的所述显影单元的标识信息与所述第二非易失性存储器中存储的所述显影单元的标识信息不相同时，所述CPU在将所述第一非易失性存储器中存储的除了所述显影单元的标识信息以外的所述备份信息更新到所述第二非易失性存储器中之后，控制所述马达驱动器驱动所述马达。通过使用上述方法，由于在显影单元可能被更换的情况下将第二非易失性存储器中存储的信息备份到第一非易失性存储器中，因此，即使因显影单元被更换而导致第二非易失性存储器中存储的信息丢失时，也能够保证第一非易失性存储器的写入精度，从而确保了引擎部中的信息的准确性。附图说明图I显示了现有的图像形成装置的引擎部的部分结构图；图2显示了根据本专利技术的实施例的图像形成装置本文档来自技高网...

【技术保护点】
一种在图像形成装置的引擎部中使用的信息存储方法，所述引擎部包括电路控制板、马达和显影单元，所述电路控制板包括具有CPU以及分别与所述CPU相连接的易失性存储器和第一非易失性存储器的微处理器、以及分别与所述马达和所述CPU相连接的马达驱动器，所述显影单元与所述CPU相连接并包括第二非易失性存储器，其特征在于，所述方法包括以下步骤：a)当所述CPU控制所述马达驱动器驱动所述马达时，所述CPU接收指示所述图像形成装置的整机和/或部件的运行状态的信号；b)所述CPU根据接收到的所述信号按照预定规则进行计数处理，每计一个数就经由所述易失性存储器将计数值更新到所述第二非易失性存储器中；c)每当所述第二非易失性存储器中存储的所述计数值达到预定数值，所述CPU基于所述预定规则将所述计数值转换成所述整机和/或部件的运行状态信息，并将所述第二非易失性存储器中存储的所述计数值清零；d)所述CPU将所述步骤c)中每次获得的所述整机和/或部件的运行状态信息与此前已存储在所述第一非易失性存储器中的所述整机和/或部件的运行状态信息对应叠加后，更新所述第一非易失性存储器中的所述整机和/或部件的运行状态信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新颜，
申请(专利权)人：株式会社理光，
类型：发明
国别省市：