改善多晶硅耗尽的方法以及MOS晶体管技术

本发明专利技术提供了一种改善多晶硅耗尽的方法以及MOS晶体管。根据本发明专利技术的改善多晶硅耗尽的方法包括：第一步骤：在衬底上形成多个MOS晶体管，所述MOS晶体管包括形成在衬底中的源漏区域以及形成在衬底表面的多晶硅栅极结构；第二步骤:在上述多个MOS晶体管的多晶硅栅极结构之间的空隙中布置光致抗蚀剂，结合干法蚀刻覆盖源漏区并露出多晶硅栅极结构的顶部；第三步骤：对光致抗蚀剂进行紫外线照射(UV?cure)硬化其表面以耐受后续的光刻过程。第四步骤：对第三步骤之后的结构进行选择性离子注入，从而对多晶硅栅极进行掺杂。

【技术实现步骤摘要】

本专利技术 涉及半导体制造工艺，更具体地说，本专利技术涉及一种改善多晶硅耗尽的方法以及由此制成的MOS晶体管。
技术介绍
栅极氧化物与多晶硅栅极之间的界面处或该界面附近的电荷载流子的耗尽(多晶耗尽效应)已经成为CMOS器件(特别是其中的pFET器件冲的问题。耗尽导致栅极电介质厚度的实质上增大，由此对器件性能产生负面影响。随着栅极氧化物厚度的逐渐减小，耗尽的效果变得越来越重要。美国专利申请US7572693B2 “Methods for Transistor Formation UsingSelective Gate Implantation”,在半导体器件202中，可选氧化层210形成在多晶娃栅极结构206和衬底204上的源漏区域220上，多晶硅栅极结构206两侧形成了栅极侧壁207，多晶硅栅极结构206表面形成了隔离材料212，其中利用化学气相沉积工艺沉积比栅极氧化物层205上的多晶硅栅极结构206厚两到三倍的共形氧化膜213，如图I所示。此后，如图2所示，通过化学机械研磨的平坦化处理215来暴露多晶硅栅极结构206的顶部209，留下共形氧化膜213的其它部分，作为覆盖共形氧化膜本文档来自技高网...

【技术保护点】
一种改善多晶硅耗尽的方法，其特征在于包括：第一步骤：在衬底上形成多个MOS晶体管，所述MOS晶体管包括形成在衬底中的源漏区域以及形成在衬底表面的多晶硅栅极结构；第二步骤:在上述多个MOS晶体管的多晶硅栅极结构之间的空隙中布置光致抗蚀剂，依多晶硅栅极结构的相貌特征并结合各向异性蚀刻的方法露出多晶硅栅极结构的顶部，覆盖源漏区域，使其不受后续栅极注入的影响；第三步骤：在上述结构形成后进行紫外线照射，硬化光致抗蚀剂表面，使其在后面的离子注入光刻过程中得以留存；第四步骤：对第三步骤之后的结构进行选择性离子注入，从而对多晶硅栅极进行掺杂。

【技术特征摘要】

【专利技术属性】
技术研发人员：张雄，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：