通过共注入碳和氮降低多晶硅耗尽制造技术

本发明专利技术涉及通过共注入碳和氮降低多晶硅耗尽。一种形成半导体结构的方法，该方法包括：提供半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；将碳和氮掺杂进该栅电极层；以及在掺杂碳和氮的步骤之后，图案化该栅电介质层和该栅电极层，以分别形成栅电介质和栅电极。

【技术实现步骤摘要】

本专利技术一般涉及半导体器件，且更特别地，涉及金属氧化物半导体器件的结构和制造方法。
技术介绍
多晶硅广泛地应用于形成金属氧化物半导体(M0S)器件的栅电极。多晶硅具有高 电阻率，且因此需要掺杂，以便其电阻率可以满足MOS器件的要求。通过退火激活掺杂的杂 质。 具有多晶硅栅电极的M0S器件展现出载流子耗尽效应，其也可称为多晶硅耗尽效 应。当施加的电场从靠近栅电介质的区域抽走载流子时，便发生了多晶硅耗尽效应，从而形 成耗尽层。在n掺杂多晶硅层中，耗尽层包括电离的不可移动的施主能级，反之，在p掺杂 多晶硅层中，耗尽层包括电离的不可移动的受主能级。耗尽效应导致有效栅电介质厚度的 增加，这使得反型层难于建立在半导体的表面处。 为了降低多晶硅耗尽效应，需要增加杂质剂量或用于激活杂质的退火温度。然而， 这些方法可能会不利地造成掺杂剂扩散进栅电介质，致使栅电介质的可靠性退化并增加栅 泄漏电流。而且，掺杂剂可能会穿透栅电介质并扩散进下层衬底，这致使成品MOS器件的阈 值电压增大。 随着集成电路尺寸的不断縮小，栅电介质也变得更薄，这使得这种情况变得更糟。 泄漏电流往往随着栅电介质厚度的减小而增大。这使得掺杂剂穿透栅电介质变得更容易。 因此，需要降低扩散效应的新方法。
技术实现思路
根据本专利技术的一个方面，提供了一种形成半导体结构的方法，该方法包括提供一 个半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；在 栅电极层中掺杂进碳和氮；以及，在掺杂碳和氮的步骤之后，图案化栅电介质层和栅电极 层，以分别形成栅电介质和栅电极。 根据本专利技术的另一方面，提供一种形成半导体结构的方法，该方法包括提供一个 半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；在栅 电极层中注入碳；在栅电极层中注入氮；在栅电极层中注入n型杂质；对栅电极层实施第一 退火；图案化栅电介质层和栅电极层，以形成栅叠层；形成源/漏区域；以及对该源/漏区 域实施第二退火。 本专利技术的优点包括降低了栅电极中的杂质扩散，且因此，栅电介质可以制作的较 薄，而又不造成栅泄漏电流的增加。附图说明 为了更全面的理解本专利技术及其优点，结合附图参照以下描述，其中 图1到6是本专利技术的一个实施例的中间制造阶段的截面图，其中碳和氮共注入进 NM0S器件； 图7说明泄漏电流密度与栅电介质厚度的函数关系，其中比较了利用不同的方法 形成的样本的结果； 图8说明泄漏电流与饱和电流的函数关系，其中比较了利用不同的方法形成的样 本的结果； 图9说明载流子迁移率指数，其中比较了利用不同的方法形成的样本的结果。 具体实施例方式以下详细探讨当前优选实施例的制造和应用。但是应当认识到，本专利技术提供了许 多适用的创造性概念，其可以在各种具体情况中实施。所探讨的特定实施例仅说明了实施 和利用本专利技术的特定方式，且并不构成对本专利技术的限制。 本专利技术提供一种形成n型金属氧化物半导体(M0S)器件的方法。下面说明本专利技术 的制造实施例的中间阶段。贯穿本专利技术的各个附图和阐述性实施例中的相同的附图标记用 于表示相同的元件。 参照图1，提供衬底20。衬底20可以是块状的体材料衬底，其包括例如硅、硅锗等； 但是，也可使用其他常用的结构和半导体材料，例如绝缘体上硅(SOI)和应变硅层。在一个 实施例中，用P型杂质轻掺杂衬底20。可以形成浅沟槽隔离(STI)区域22来定义成品M0S 器件的边界。 图2阐述栅电介质层24和栅电极层26的形成。在一个实施例中，栅电介质层24 包括氧化硅，其可以通过热氧化衬底20而形成。可替换地，栅电介质24由具有高介电常数 (k值)的介电材料形成，例如，介电常数大于约3. 9。适用的材料包括例如氮化硅的氮化物、 例如氮氧化硅的氮氧化物、例如HfOx、HfZrOx、HfSiOx、HfTiOx、HfA10x(其中x是正数)的 金属氧化物等，及其组合。栅电介质24还可以具有多层结构，包括具有上述材料的一个以 上的层。在一个实施例中，栅电介质24的厚度小于约21 A。但是本领域技术人员应当认识 到，上下文所列举的尺寸仅仅是实例，如果应用不同的制造技术，则将改变其尺寸。 由多晶硅或非晶硅形成的栅电极层26形成在栅电介质层24上。栅电介质层24 和栅电极层26的形成方法包括原子层化学汽相沉积(ALCVD或ALD)、等离子体增强化学汽 相沉积(PECVD)或其他常用方法。 优选实施栅极的预掺杂，以增加成品MOS器件的栅极中的掺杂浓度。优选地，栅极 的预掺杂包括与n型杂质一起共注入(co-implant)碳和氮。在一个示例性实施例中，以约 8keV和约14keV之间的能量掺杂碳，且剂量在约1E15/cm2和约3E15/cm2之间。以约6keV 和约10keV之间的能量掺杂氮，且剂量在约1E15/cm2和约1E16/cm2之间。N型杂质可以 包括磷、砷及其组合。在一个示例性实施例中，以约3keV和约6keV之间的能量掺杂n型杂 质，其剂量在约1E15/cm2和约1E16/cm2之间。优选地，碳注入进比氮更深的深度。在图2A 中，以Dl表示碳的深度，同时以D2表示氮的深度。n型杂质的深度可与氮的深度D2基本相 同。实验表明，在阻碍n型杂质扩散作用和降低栅氧化物泄漏作用的方面，同时共注入碳和 氮的效果要比单独注入碳或单独注入氮的效果好。 注意到图2A中所阐述的区域是一个NMOS区域。在通过氮、碳和n型杂质注入NMOS5区域的时候，优选覆盖处在同一衬底20上的PM0S区域，以便碳、氮和n型杂质不会掺杂进 PMOS器件的栅电极。图2B中示出一个示例性PMOS区域，其中箭头表示碳、氮和n型杂质的 注入。 在可替换的实施例中，除了注入，碳和氮的掺杂与栅电极层26的沉积原位 (in-situ)进行。可以认识到，碳和氮不必掺杂整个栅电极26。而是分别掺杂为片状区域 23和25(再次参考图2A)。这种情况下，栅电极层26的顶层以n型杂质掺杂，而没有碳和 氮掺杂。在其他实施例中，碳和氮可以分别在深度小于Dl和D2整个区域掺杂。 接着，实施退火以激活栅电极层26中的n型杂质。在优选实施例中，利用激光退 火。实验表明激光退火显示出改善n型杂质的激活率的优良结果。在可替换的实施例中， 还可利用其他退火方法，例如炉内退火、尖峰退火、闪光退火(flash anneal)等。碳和氮有 两个功能。首先，碳和氮的引入有利地降低了后续退火步骤中n型杂质的扩散，并因此，栅 电极层26可以较高的杂质浓度掺杂，同时不用担心n型杂质扩散进栅电介质层24。其次， 碳和氮可以促进栅电极层26中n型杂质的溶解度，从而提高n型杂质的激活率。 接着，图案化栅电极层26和栅电介质层24，如图3所示。栅电介质层24和栅电极 层26的剩余部分分别形成了栅电介质30和栅电极32。 再次参考图3，优选通过注入诸如磷、砷等的n型杂质来形成LDD区域34。碳和氮 还可以共注入进LDD区域34，以形成共注入区域35。在本专利技术的一个实施例中，注入的碳 和氮覆盖LDD区域34。可替换地，碳和氮可以比LDD区域34注入得略深且略接近沟道区 域。碳和氮的共注入可以以一个倾斜的角度来实施，以便碳和氮原子可以直接延伸到栅电 极32下。而且，还可形成袋本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，该方法包括：提供半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；将碳和氮掺杂进该栅电极层；以及在掺杂碳和氮的步骤之后，图案化该栅电介质层和该栅电极层，以分别形成栅电介质和栅电极。

【技术特征摘要】
US 2008-10-27 12/259,028一种形成半导体结构的方法，该方法包括提供半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；将碳和氮掺杂进该栅电极层；以及在掺杂碳和氮的步骤之后，图案化该栅电介质层和该栅电极层，以分别形成栅电介质和栅电极。2. 如权利要求1的方法，进一步包括，在图案化步骤之前，将n型杂质注入进该栅电极层。3. 如权利要求2的方法，进一步包括，在图案化步骤之前且在掺杂碳和氮的步骤以及 注入n型杂质的步骤之后，实施退火。4. 如权利要求1的方法，进一步包括 在图案化步骤之后，形成轻掺杂源/漏区域；以及 将碳和氮共注入(co-implant)进该轻掺杂源/漏区域。5. 如权利要求l的方法，其中将碳和氮掺杂进该栅电极层的步骤包括注入，且其中该 方法进一步包括在图案化步骤之后，形成源/漏区域；以及将碳和氮共注入进该源/漏区域，其中在将碳和氮共注入进该源/漏区域的步骤中所 使用的能量比将碳和氮掺杂进该栅电极层的步骤中所使用的能量低，其中在将碳和氮共注 入进该源/漏区域的步骤之后，实施尖峰退火或毫秒级快速退火。6. 如权利要求1的方法，进一步包括 在图案化步骤之后，形成源/漏区域；以及实施退火以激活该源/漏区域，其中在图案化步骤和实施退火的步骤之间，碳或氮不 注入进该源/漏区域。7. 如权利要求l的方法，其中掺杂碳和氮的步骤与形成栅电极层的步骤同时实施。8. ...

【专利技术属性】
技术研发人员：顾克强，洪正隆，王立廷，陈建豪，黄建豪，林孟坚，林育樟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]