本申请公开了一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，包括：在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。本发明专利技术消除了SOI器件存在的自加热效应和浮体效应，具有更低的成本；克服了多晶硅栅电极存在多晶硅耗尽效应、硼穿透效应、串联电阻大等缺点；与CMOS平面工艺的良好兼容，易于集成。
【技术实现步骤摘要】
本专利技术属于半导体
，尤其涉及。
技术介绍
随着集成电路产业按照Moore定律持续向前发展，CMOS器件的特征尺寸持续缩小，平面体硅CMOS结构器件遇到了严峻的挑战。为了克服这些问题，需要从新材料、新工艺、新结构等多方面寻找解决方案。在新材料领域，金属栅电极技术是一种十分重要的技术，采用金属栅电极能够从根本上消除多晶硅栅耗尽效应和P型场效应晶体管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的金属栅制 备方法，并与CMOS工艺具有很好的兼容性。在新结构领域，鳍型场效应晶体管(FinFET)结构被认为是最有可能替代平面体硅CMOS器件的新结构器件之一，成为国际研究的热点。FinFET结构主要分为SOI FinFET和Bulk FinFET0但是SOI FinFET存在制备成本高，散热性差，存在浮体效应和自加热效应等缺点。为了克服SOI FinFET存在的问题，研究人员开始研究采用体硅衬底来制备FinFET器件，即 Bulk FinFET。为了克服传统的平面体硅CMOS结构器件遇到的问题，推动集成电路产业继续向前飞速发展，需要在新材料、新工艺、新结构领域进一步开展研究工作，这对于半导体产业的发展具有深远意义。
技术实现思路
本专利技术目的在于提供一种新的、易于集成的、与平面CMOS工艺兼容性好的全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，能够克服传统的多晶硅栅电极材料及平面CMOS器件存在的问题。为了实现上述目的，本专利技术的主要步骤包括在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。优选地，在半导体衬底上形成鳍片的步骤包括在半导体衬底上形成保护介质层；刻蚀所述介质层及半导体衬底以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片；在半导体衬底上淀积隔离介质层并采用化学机械抛光(CMP)及回刻工艺形成底部彼此隔离的鳍片。优选地,所述保护介质层包括Si02、TEOS或Si3N4。优选地，所述鳍片的宽度为10_60nm。优选地，所述在半导体衬底上淀积隔离介质层并采用CMP及回刻工艺形成底部彼此隔离的鳍片的步骤包括在所述半导体衬底上形成隔离介质层；CMP隔离介质层至鳍片顶部的保护介质层露出；回刻隔离介质层至鳍片的上半部分露出，同时在凹槽底部保留一部分隔离介质层使得鳍片的下半部分通过隔离介质层与其它鳍片彼此隔离开。优选地，所述保留的一部分隔离介质层的厚度为50_200nm。优选地，所述鳍片的顶部和侧面形成栅堆叠结构的步骤包括在鳍片的顶部和侧面形成栅介质层，多晶硅栅电极材料及硬掩膜层；光刻、刻蚀形成栅电极堆叠结构。优选地，所述硬掩膜层包括TEOS或Si3N4。优选地，在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构的方法包括在鳍片的两侧形成一次侧墙；进行倾角离子注入、预非晶化注入和低能离子注入，以在所述鳍片中形成源/漏延伸区。优选地，所述在源/漏延伸区两侧形成源/漏结构步骤包括在一次侧墙两侧形成 二次侧墙；源漏离子注入；激活形成源漏掺杂区。优选地，所述形成全硅化金属栅电极的步骤包括淀积层间介质并CMP至多晶硅栅电极顶部的硬掩膜层露出；去除多晶硅栅电极顶部的硬掩膜层；将多晶硅栅电极转换为全娃化金属栅电极。优选地，所述将多晶硅栅电极转换为全硅化金属栅电极的步骤包括淀积金属层；采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物；选择去除未反应的剩余金属；采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极。优选地，所述金属层包括Ni, Co, Ti, W, Pt, Ir等。优选地，所述采用第一次快速热退火使大部分多晶硅栅电极与金属反应生成金属硅化物的步骤中，大部分多晶硅栅电极与金属发生反应生成金属硅化物，而在靠近栅介质材料的附近仍留有一小部分多晶硅栅电极没有生成硅化物。优选地，所述采用第二次快速热退火使多晶硅栅电极全部转变为金属硅化物栅电极的步骤中，剩余的多晶硅栅电极与金属发生反应生成硅化物，从而是整个多晶硅栅电极全部转变为金属硅化物栅电极。在本专利技术的优选实施例，所述半导体衬底为体硅衬底。从上述技术方案可以看出，本专利技术有以下有益效果 1、本专利技术提供的这种制备全硅化金属栅体硅多栅鳍型场效应晶体管的方法，在体硅衬底上实现了鳍型场效应晶体管器件的制备，克服了 SOI FinFET器件存在的自加热效应和浮体效应，降低了制备成本； 2、本专利技术提供的这种全硅化金属栅体硅多栅鳍型场效应晶体管的方法，克服了多晶硅栅电极材料存在的多晶硅耗尽效应，P型场效应晶体管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻； 3、本专利技术提供的这种制备全硅化金属栅体硅多栅鳍型场效应晶体管的方法，制备工艺简单可行，易于集成，与平面CMOS工艺兼容性好，易于实现。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中图1-2、3A-3B、4A-4C、5、6A-6B、7-10示出了根据本专利技术实施例的方法制备全硅化金属栅体硅多栅鳍型场效应晶体管的流程中对应的各结构剖面图。应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本专利技术范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。具体实施例方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。在附图中示出了根据本专利技术实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公 差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。图1-2、3A-3B、4A-4C、5、6A-6B、7-10详细示出了根据本专利技术实施例制备全硅化金属栅体硅多栅鳍型场效应晶体管的各步骤对应的结构剖面图。以下，将参照这些附图来对根据本专利技术实施例的各个步骤予以详细说明。首先参考图1，在半导体衬底101上形成浅沟槽隔离(STI，Shallow TrenchIsolation) 102。具体地，所述半导体衬底101可以是半导体制造领域中常用的衬底材料，对于本专利技术的实施例，优选采用体Si衬底。接着如图2所示，在半导体衬底101上形成保护介质层103。所述保护介质层103可以包括Si02、TE0S、Si3N4或其他介质材料，在本专利技术的实施例中优选为SiO2，可以通过热生长形成，厚度约为30-70nm，该介质层103可以在后续的刻蚀过程中能够有效地保护后续形成的鳍片。图3A示出了沿半导体衬底101表面的示意图，图3B为图3A中AA’方向的剖视图。如图3A、3B所示，对所述衬底101进行刻蚀以嵌入半导体衬底101中形成至少两个凹槽104。图中仅示出两个凹槽，对于本领域的普通技术人员来本文档来自技高网...
【技术保护点】
一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，包括：在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。
【技术特征摘要】
【专利技术属性】
技术研发人员：周华杰，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。