MOSFET及其制造方法技术

本申请提供了一种MOSFET及其制造方法，该MOSFET包括：半导体衬底；半导体衬底上的第一绝缘埋层；在第一绝缘埋层上的第一半导体层中形成的背栅；第一半导体层上的第二绝缘埋层；在第二绝缘埋层上的第二半导体层中形成的源/漏区；第二半导体层上的栅极；以及源/漏区、栅极和背栅的电连接，其中，背栅包括位于源/漏区下方的第一导电类型的第一背栅区和位于沟道区下方的第二导电类型的第二背栅区，第一背栅区与第二背栅区彼此邻接，第一导电类型与第二导电类型相反，背栅的电连接包括与第一背栅区之一接触的导电通道。该MOSFET利用PNP结或NPN结形式的背栅灵活地调节任意导电类型的MOSFET的阈值电压，并且减小了源/漏区之间经由背栅的漏电流。

【技术实现步骤摘要】

本专利技术涉及ー种MOSFET及其制造方法，更具体地，涉及ー种具有背栅的MOSFET及其制造方法。
技术介绍
集成电路技术的ー个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例縮小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例縮小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例減少，从而阈值电压随沟道长度减小而下降。Yan 等人在"Scaling the Si MOSFET : From bulk to SOI to bulk" (IEEE Trans. Elect. Dev.，Vol. 39，p. 1704，1992 年 7 月)中提出，在 SOI MOSFET 中，通过在氧化物埋层的下方设置接地面(即接地的背柵)抑制短沟道效应。然而，在上述常规的SOI MOSFET中，主要利用背栅提高器件的阈值电压，而不能利用背栅灵活地调节阈值电压。然而，在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应本文档来自技高网...

【技术保护点】
一种MOSFET的制造方法，包括：提供SOI晶片，从下至上依次包括半导体衬底、第一绝缘埋层、第一半导体层、第二绝缘埋层和第二半导体层；在第一半导体层中形成背栅；在第二半导体层中形成源/漏区；在第二半导体层上形成栅极；以及提供源/漏区、栅极和背栅的电连接，其中，背栅包括位于源/漏区下方的第一导电类型的第一背栅区和位于沟道区下方的第二导电类型的第二背栅区，第一背栅区与第二背栅区彼此邻接，第一导电类型与第二导电类型相反，背栅的电连接包括与第一背栅区之一接触的导电通道。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，梁擎擎，骆志炯，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：