一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构的制造方法，该方法包括：提供SOI衬底，并在所述SOI衬底上形成栅极结构；刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所述BOX层；在所述沟槽的侧壁形成金属侧墙，该金属侧墙与所述栅极结构下方的所述SOI层相接触；形成填充部分所述沟槽的绝缘层，并形成覆盖所述栅极结构和所述绝缘层的介质层；刻蚀该介质层以形成至少暴露部分所述绝缘层的第一接触孔，通过该第一接触孔刻蚀所述绝缘层，以形成至少暴露部分所述金属侧墙的第二接触孔；填充所述第一接触孔和所述第二接触孔以形成接触塞，该接触塞与所述金属侧墙相接触。本发明专利技术提供的方法能提升半导体器件的性能和减小加工难度。

【技术实现步骤摘要】

本专利技术涉及半导体的制造领域，尤其涉及。
技术介绍
随着半导体结构制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进ー步缩小(目前已经可以达到纳米级)，随着半导体器件尺寸的縮小，各种微观效应凸显出来，为 适应器件发展的需要，本领域技术人员一直在积极探索新的制造エ艺。绝缘体上娃(Silicon-On-Insulator, SOI)具有较好的介质_离特性,采用SOI制成的集成电路具有寄生电容小、集成密度高、速度快、エ艺简单和短沟道效应小等优势，通常SOI衬底包括三层主要结构，分别是体硅层、体硅层之上的氧化埋层(Buried Oxide层，BOX层)和覆盖在所述BOX层之上的SOI层，所述SOI层的材料通常是单晶硅。现有技术エ艺中，使用上述SOI衬底生产半导体器件会采用下陷源/漏区的エ艺，如图I所示半导体结构。形成图I示出的结构的具体方法是首先对SOI衬底进行刻蚀，具体而言是刻蚀栅极结构15与SOI衬底的隔离区之间的SOI层10和BOX层11，以形成延伸至BOX层11内的沟槽，然后在该沟槽中填充半导体材料，本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，该方法包括：a)提供SOI衬底，并在所述SOI衬底上形成栅极结构(200)；b)刻蚀所述栅极结构(200)两侧的所述SOI衬底的SOI层(100)和BOX层(110)，以形成暴露所述BOX层(110)的沟槽(140)，该沟槽(140)部分进入所述BOX层(110)；c)在所述沟槽(140)的侧壁形成金属侧墙(160)，该金属侧墙(160)与所述栅极结构(200)下方的所述SOI层(100)相接触；d)形成填充部分所述沟槽(140)的绝缘层(150)，并形成覆盖所述栅极结构(200)和所述绝缘层(150)的介质层(300)；e)刻蚀该介质层(300)以形成至...

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：