一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构的制造方法，该方法包括：提供SOI衬底，并在所述SOI衬底上形成栅极结构；刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所述BOX层；在所述沟槽的侧壁形成金属侧墙，该金属侧墙与所述栅极结构下方的所述SOI层相接触；形成填充部分所述沟槽的绝缘层，并形成覆盖所述栅极结构和所述绝缘层的介质层；刻蚀该介质层以形成至少暴露部分所述绝缘层的第一接触孔，通过该第一接触孔刻蚀所述绝缘层，以形成至少暴露部分所述金属侧墙的第二接触孔；填充所述第一接触孔和所述第二接触孔以形成接触塞，该接触塞与所述金属侧墙相接触。本发明专利技术提供的方法能提升半导体器件的性能和减小加工难度。

【技术实现步骤摘要】

本专利技术涉及半导体的制造领域，尤其涉及。
技术介绍
随着半导体结构制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进ー步缩小(目前已经可以达到纳米级)，随着半导体器件尺寸的縮小，各种微观效应凸显出来，为 适应器件发展的需要，本领域技术人员一直在积极探索新的制造エ艺。绝缘体上娃(Silicon-On-Insulator, SOI)具有较好的介质_离特性,采用SOI制成的集成电路具有寄生电容小、集成密度高、速度快、エ艺简单和短沟道效应小等优势，通常SOI衬底包括三层主要结构，分别是体硅层、体硅层之上的氧化埋层(Buried Oxide层，BOX层)和覆盖在所述BOX层之上的SOI层，所述SOI层的材料通常是单晶硅。现有技术エ艺中，使用上述SOI衬底生产半导体器件会采用下陷源/漏区的エ艺，如图I所示半导体结构。形成图I示出的结构的具体方法是首先对SOI衬底进行刻蚀，具体而言是刻蚀栅极结构15与SOI衬底的隔离区之间的SOI层10和BOX层11，以形成延伸至BOX层11内的沟槽，然后在该沟槽中填充半导体材料，形成半导体层14，最后在该半导体层14内形成源/漏区。上述半导体结构存在以下缺陷，如图I所示，在后续エ艺中刻蚀介质层17形成源/漏区的接触塞吋，一方面要对准半导体层14上的源/漏区，另ー方面要避免损伤栅极结构15，因此刻蚀的控制要求较高；对于采用金属栅极的半导体结构而言，在工作过程中，金属栅极和接触塞之间存在一定的电容，会影响半导体器件的工作性能；在形成与源/漏区的接触塞时，由于器件尺寸的减小，接触塞底部与源/漏区的接触面积有限，因此接触电阻较大，也会影响半导体器件的工作性能。
技术实现思路
本专利技术的目的在于提供，以减小源/漏区的接触电阻，减小源/漏区接触塞与金属栅极之间的电容，以及降低形成接触孔的过程中的刻蚀难度。一方面，本专利技术提供了一种半导体结构的制造方法，该方法包括a)提供SOI衬底，并在所述SOI衬底上形成栅极结构；b)刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所迷BOX层；c)在所述沟槽的侧壁形成金属侧墙，该金属侧墙与所述栅极结构下方的所述SOI层相接触；d)形成填充部分所述沟槽的绝缘层，并形成覆盖所述栅极结构和所述绝缘层的介质层；e)刻蚀该介质层以形成至少暴露部分所述绝缘层的第一接触孔，通过该第一接触孔刻蚀所述绝缘层，以形成至少暴露部分所述金属侧墙的第二接触孔；f)填充所述第一接触孔和所述第二接触孔以形成接触塞，该接触塞与所述金属侧墙相接触。另ー方面，本专利技术还提供了另ー种半导体结构的制造方法，该方法包括a)提供SOI衬底，在该SOI衬底上覆盖掩膜，所述掩膜掩盖的区域为预定形成栅极线的区域；b)刻蚀所述掩膜两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所迷BOX层；c)在所述沟槽的侧壁形成金属侧墙，该金属侧墙与所述掩膜覆盖的区域下方的所 述SOI层相接触；d)移除所述掩膜以暴露其掩盖的区域，在该区域上形成栅极结构，并形成填充部分所述沟槽的绝缘层；e)形成覆盖所述栅极结构和所述绝缘层的介质层；f)刻蚀该介质层以形成至少暴露部分所述绝缘层的第一接触孔，通过该第一接触孔刻蚀所述绝缘层，以形成至少暴露部分所述金属侧墙的第二接触孔；g)填充所述第一接触孔和所述第二接触孔以形成接触塞，该接触塞与所述金属侧墙相接触。相应地，本专利技术还提供了一种半导体结构，该半导体结构包括SOI衬底、栅极结构、金属侧墙、介质层和接触塞，其中所述SOI衬底包括SOI层和BOX层；所述栅极结构形成在所述SOI层之上；所述金属侧墙形成在所述栅极结构两侧的所述SOI衬底内，该金属侧墙与所述栅极结构下方的所述SOI层相接触，并延伸至所述BOX层内；所述介质层覆盖所述SOI衬底和所述金属侧墙，所述接触塞贯穿所述介质层并延伸至所述BOX层内，该接触塞与所述金属侧墙相接触。本专利技术提供的半导体结构及其制造方法首先在SOI衬底上形成延伸至BOX层的沟槽，然后在该沟槽的侧壁形成金属侧墙，最后形成与该金属侧墙相接触的接触塞，其优点在于接触塞与金属侧墙直接接触，因此源/漏区的接触电阻较小，有利于提升半导体器件的工作性能；源/漏区形成在栅极结构下方的SOI层内，因此栅极与源/漏区的距离远，两者之间的电容小，也有利于提升半导体器件的工作性能；此外，在形成接触塞的过程中实现自对准，降低了半导体器件的加工难度。附图说明通过阅读參照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显图I是现有技术形成的半导体结构的剖视结构示意图；图2(a)和图2(b)是根据本专利技术的半导体结构的制造方法的ー个具体实施方式的流程图3至图11是根据本专利技术的ー个具体实施方式按照图2(a)示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图；图12至图14是根据本专利技术的另ー个具体实施方式按照图2(b)示出的流程制造半导体结构过程中该半导体结构的个别制造阶段的剖视结构示意图。附图中相同或相似的附图标记代表相同或相似的部件。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施例作详细描述。下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过參考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。 下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复參考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本专利技术提供了的各种特定的エ艺和材料的例子，但是本领域普通技术人员可以意识到其他エ艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。以下首先给出本专利技术提供的半导体结构的ー种优选具体实施方式，请參考图11，图11是根据本专利技术的半导体结构的ー个具体实施方式的剖视结构示意图，该半导体结构包括SOI衬底、栅极结构200、金属侧墙160、介质层300和接触塞330，其中所述SOI衬底包括SOI层100和BOX层110 ;所述栅极结构200形成在所述SOI层100之上；所述金属侧墙160形成在所述栅极结构200两侧的所述SOI衬底内，该金属侧墙160与所述栅极结构200下方的所述SOI层100相接触，并延伸至所述BOX层110内；所述介质层300覆盖所述SOI衬底和所述金属侧墙160，所述接触塞330贯穿所述介质层300并延伸至所述BOX层110内，该接触塞330与所述金属侧墙160相接触。通常，栅极结构200还包括侧墙210，侧墙210形成在栅极结构200的本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，该方法包括：a)提供SOI衬底，并在所述SOI衬底上形成栅极结构(200)；b)刻蚀所述栅极结构(200)两侧的所述SOI衬底的SOI层(100)和BOX层(110)，以形成暴露所述BOX层(110)的沟槽(140)，该沟槽(140)部分进入所述BOX层(110)；c)在所述沟槽(140)的侧壁形成金属侧墙(160)，该金属侧墙(160)与所述栅极结构(200)下方的所述SOI层(100)相接触；d)形成填充部分所述沟槽(140)的绝缘层(150)，并形成覆盖所述栅极结构(200)和所述绝缘层(150)的介质层(300)；e)刻蚀该介质层(300)以形成至少暴露部分所述绝缘层(150)的第一接触孔(310)，通过该第一接触孔(310)刻蚀所述绝缘层(150)，以形成至少暴露部分所述金属侧墙(160)的第二接触孔(320)；f)填充所述第一接触孔(310)和所述第二接触孔(320)以形成接触塞(330)，该接触塞(330)与所述金属侧墙(160)相接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：