一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；在所述半导体衬底上形成一有机材料层，覆盖所述凹槽以及所述半导体衬底上的栅极结构；对所述有机材料层进行回蚀刻，以在所述凹槽的底部残留部分有机材料层；对所述凹槽进行各向同性的干法蚀刻；对所述凹槽进行湿法蚀刻，去除残留的所述有机材料层以形成∑状凹槽；在所述∑状凹槽中外延生长锗硅层。根据本发明专利技术，可以在相对于半导体衬底的水平方向上获得最大限度的硅蚀刻量，同时实现较小的凹槽深度。

【技术实现步骤摘要】

本专利技术涉及半导体制造エ艺，具体而言涉及ー种形成Σ状锗硅层的制作方法。
技术介绍
对于深亚微米半导体技术而言，Σ状锗硅层可以显著提高PMOS的性能。在形成Σ状锗硅层的エ艺过程中，采用干法蚀刻于PMOS的源/漏区形成凹槽之后，采用各向异性的湿法蚀刻使所述凹槽变为Σ状。在各向异性的湿法蚀刻过程中，由于相对于半导体衬底垂直方向的蚀刻速率远大于水平方向的蚀刻速率，从而导致蚀刻结束后所述凹槽的底部呈尖峰状；若采用各向同性的蚀刻エ艺，在扩大相对于半导体衬底水平方向的硅蚀刻量的同时，垂直方向的硅蚀刻量也相应增加，提高了所述凹槽的深度。因此，需要开发ー种Σ状锗硅层的形成方法，在扩大相对于半导体衬底水平方向 的硅蚀刻量的同吋，不改变所述凹槽的深度。
技术实现思路
针对现有技术的不足，本专利技术提供， 包括提供ー个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；在所述半导体衬底上形成一有机材料层，覆盖所述凹槽以及所述半导体衬底上的栅极结构；对所述有机材料层进行回蚀刻，以在所述凹槽的底部残留部分有机材料层；对所述凹槽进行各向同性的蚀刻；对所述凹槽进行蚀刻，去除残留的所述有机材料层以形成Σ状凹槽；在所述Σ状凹槽中外延生长锗硅层。优选地，采用干法蚀刻形成所述凹槽。优选地，采用旋涂エ艺形成所述有机材料层。优选地，所述回蚀刻为干法蚀刻。优选地，所述回蚀刻直到仅在所述凹槽的底部残留有所述有机材料层为止。优选地，所述凹槽的底部残留的所述有机材料层的厚度为50-500埃。优选地，所述各向同性的蚀刻直到所述凹槽的相对于所述半导体衬底水平方向上的宽度达到实际エ艺设计确定的数值为止。优选地，所述各向同性的蚀刻为干法蚀刻。优选地，去除残留的所述有机材料层的蚀刻为湿法蚀刻。优选地，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。根据本专利技术，可以在相对于半导体衬底的水平方向上获得最大限度的硅蚀刻量，同时实现较小的凹槽深度。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中 图IA-图IG为本专利技术提出的形成Σ状锗硅层的制作方法的各步骤的示意性剖面图； 图2为本专利技术提出的形成Σ状锗硅层的制作方法的流程图。具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需ー个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的ー些技术特征未进行描述。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术如何形成Σ状锗硅层。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加ー个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，以PMOS为例，參照图IA-图IG和图2来描述本专利技术提出的形成Σ状锗硅层的制作方法的详细步骤。參照图IA-图1G，其中示出了本专利技术提出的形成Σ状锗硅层的制作方法的各步骤的示意性剖面图。首先，如图IA所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽、埋层(图中未示出)等。此外，对于PMOS而言，所述半导体衬底100中还可以形成有N阱(图中未示出)，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。在所述半导体衬底100上形成有栅极结构，作为ー个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。栅极介电层可包括氧化物，如，ニ氧化硅(SiO2)层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的ー种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的ー种或多种，其中，氧化物层可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸こ酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(S0D);氮化物层可包括氮化硅(Si3N4)层；氮氧化物层可包括氮氧化硅(SiON)层。作为另ー示例，所述栅极结构可以是半导体-氧化物-氮化物-氧化物-半导体(SONOS)层叠栅结构。此外，作为示例，在所述半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的间隙壁结构。其中，间隙壁结构可以包括至少ー层氧化物层和/或至少ー层氮化物层。接着，如图IB所示，采用干法蚀刻在所述半导体衬底100中将要形成源/漏区的部分蚀刻形成凹槽101。其中，凹槽101的深度可以根据实际エ艺设计时的需要选取适合的数值。所述干法蚀刻的具体エ艺条件如下气压20-50mTorr，功率300-600W，偏压100-160V，He 的流量为 200-1000sccm，O2 的流量为 2_10sccm，HBr 的流量为 200_1000sccm，持续时间20-100s。接着，如图IC所示，在所述半导体衬底100上形成一有机材料层102，覆盖所述凹槽101以及所述半导体衬底100上的栅极结构。形成所述有机材料层102采用旋涂エ艺。接着，如图ID所示，对所述有机材料层102进行回蚀刻，直到仅在所述凹槽101的底部残留有所述有机材料层102为止。所述凹槽101的底部残留的所述有机材料层102的·厚度为50-500埃。所述回蚀刻的具体エ艺条件如下气压20-50mTorr，功率300-600W，He的流量为200-1000sccm, O2 的流量为 lO-lOOsccm，持续时间 10-100s。接着，如图IE所示，利用所述凹槽101的底部残留的所述有机材料层102为蚀刻阻挡层，采用各向同性的干法蚀刻来蚀刻所述凹槽101的侧壁，使所述凹槽101的相对于所述半导体衬底100水平方向上的宽度达到实际エ艺设计确定的数值。所述各向同性的干法蚀刻的具体エ艺条件如下气压10-40mTorr，功率200-600W, NF3 的流量为 10-50sccm, Cl2 的流量为 20_80sccm, N2 的流量为 lO-lOOsccm，He的流量为100-200sccm，持续时间10_50s。接着，如图IF所示，采用湿法蚀刻去除所述凹槽101底部的有机材料层，最終形成Σ状凹槽103。首先，采用1:100-1:300 (HF = H2O)的DHF (稀释的氢氟酸)蚀刻所述凹槽101，使所述凹槽101的侧壁平滑，持续时间20-300S ;然后，采用浓度为1_10%的TM本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；在所述半导体衬底上形成一有机材料层，覆盖所述凹槽以及所述半导体衬底上的栅极结构；对所述有机材料层进行回蚀刻，以在所述凹槽的底部残留部分有机材料层；对所述凹槽进行各向同性的蚀刻；对所述凹槽进行蚀刻，去除残留的所述有机材料层以形成∑状凹槽；在所述∑状凹槽中外延生长锗硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，隋运奇，李超伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：