半导体场效应晶体管的制备方法技术

本申请公开了一种半导体场效应晶体管的制造方法，包括：形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底；在所述局部埋层隔离介质层上方的硅衬底上形成鳍片；在所述鳍片顶部和侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏结构；金属化。本发明专利技术采用传统的基于准平面的自顶向下工艺实现了与CMOS平面工艺的良好兼容，并且易于集成，有利于抑制短沟道效应，推动MOSFETs尺寸往小尺寸方向发展。

【技术实现步骤摘要】

本专利技术属于半导体
，尤其涉及一种体硅鳍型场效应晶体管的制备方法。
技术介绍
随着集成电路产业按照Moore定律持续向前发展，CMOS器件的特征尺寸持续缩小，平面体硅CMOS结构器件遇到了严峻的挑战。为了克服这些问题，各种新结构器件应运而生。在众多新结构器件中，鳍型场效应晶体管(FinFET)被认为是最有可能替代平面体硅CMOS器件的新结构器件之一，成为国际研究的热点。FinFET结构器件初期主要制备在SOI衬底上，エ艺较体硅衬底而言较为简単。但是SOI FinFET存在制备成本高，散热性差，有浮体效应，与CMOSエ艺兼容性差等缺点。为 了克服SOI FinFET存在的问题，研究人员开始研究采用体硅衬底来制备FinFET器件，即Bulk FinFET0基于Bulk FinFET的DRAM、SRAM等产品已经取得了应用。但是一般的BulkFinFET结构器件较SOI FinFET器件而言仍然具有以下缺点SCE效应抑制效果不理想；沟道底部的鳍片内仍然会形成泄漏电流路径造成泄漏电流较大；杂质剖面控制困难。为了克服以上问题，推动FinFET结构器件尽快获得应用，需要进ー步开展这方面的研究工作。这对于FinFET结构器件的应用以及半导体产业的发展具有重要意义。
技术实现思路
本专利技术目的在于提供ー种新的、易于集成的、与平面CMOSエ艺兼容性好的体硅鳍型场效应晶体管的制备方法。为了实现上述目的，本专利技术的主要步骤包括形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底；在所述局部埋层隔离介质层上方的硅衬底上形成鳍片；在所述鳍片顶部和侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏结构；金属化；优选地，形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底的步骤包括在半导体衬底上形成介质层；光刻、刻蚀所述介质层形成介质层岛；在半导体衬底上形成ー层非晶硅材料；将非晶硅材料转变为单晶材料并进行化学机械抛光(CMP)形成局部绝缘体上硅(SOI)结构半导体衬底；优选地，所述介质层包括Si02、TEOS, LTO或Si3N4,厚度为20_100nm。优选地，在半导体衬底上形成ー层非晶硅材料步骤中，所述非晶硅材料的形成可以采用低压化学气相淀积(LPCVD)、离子束溅射等方法；所述非晶硅材料的厚度为200nm-1000nm。优选地，所述将非晶硅材料转变为单晶材料并进行化学机械抛光(CMP)形成局部绝缘体上硅(SOI)结构半导体衬底的步骤中，可以采用横向固相外延(LSPE)技术、激光再结晶法、卤素灯或条形加热器再结晶等方法将非晶硅材料转变为单晶材料。优选地，所述在所述局部埋层隔离介质层上方的硅衬底上形成鳍片的步骤包括电子束曝光正性抗蚀剂并刻蚀所述局部埋层隔离介质层上方的硅衬底至埋层隔离介质层以嵌入所述半导体衬底形成至少两个凹槽，所述凹槽之间形成鳍片。优选地，所述鳍片的厚度为10_60nm。优选地，所述在所述鳍片顶部和侧面形成栅堆叠结构的步骤包括在鳍片的顶部和侧面形成栅介质层和栅电极材料；光刻、刻蚀形成栅电极堆叠结构。优选地，在所述栅堆叠结构两侧的鳍片中形成源/漏结构之前，所述方法进ー步包括进行倾角离子注入，以在所述鳍片中形成源/漏延伸区；或进行倾角离子注入，以在所述鳍片中形成晕环注入区。优选地，所述在栅堆叠结构两侧的鳍片中形成源/漏结构步骤包括在鳍片的两侧形成侧墙；离子注入形成源漏掺杂；形成源漏硅化物。优选地，所述半导体衬底为体硅衬底。·从上述技术方案可以看出，本专利技术有以下有益效果I、本专利技术提供的这种，在体硅衬底上实现了鳍型场效应晶体管器件的制备，克服了 SOI FinFET器件存在的自加热效应和浮体效应，降低了制备成本；2、本专利技术提供的这种，非常容易在体硅衬底上形成局部绝缘体上硅结构，很容易制备与衬底相隔离的鳍片结构，大大降低了制备BulkFinFET器件的难度；3、本专利技术提供的这种，制备エ艺简单可行，易于集成，与平面CMOSエ艺兼容性好。附图说明通过以下參照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中图1-7示出了根据本专利技术实施例的方法制备半导体场效应晶体管的流程中对应的各结构剖面图；附图标记说明101，Si衬底；102，介质层;103，非晶硅层;104，STI隔离层;105，凹槽结构;106，鳍片;107，栅介质层;108，栅电极。应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本专利技术范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。具体实施例方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。在附图中示出了根据本专利技术实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。图I 7详细示出了根据本专利技术实施例制备半导体器件的各步骤对应的结构剖面图。以下，将參照这些附图来对根据本专利技术实施例的各个步骤予以详细说明。首先參考图1，在半导体衬底101上形成介质层102。所述介质层102可以包括SiO2, TEOS, LT0, Si3N4或其他介质材料，在本专利技术的实施例中优选为SiO2，可以通过热生长形成，厚度约为20-100nm。所述半导体衬底101可以是半导体制造领域中常用的衬底材料，对于本专利技术的实施例，优选采用体Si衬底。接着如图2A和2B所示，在半导体衬底101上形成介质层岛102’。图2A为沿半导体衬底101表面示意图；图2B为沿AA’方向的剖视图。形成所述介质层岛102’的方法 为采用光刻或电子束曝光抗蚀剂并反应离子刻蚀形成介质层岛102’。图3为在半导体衬底上形成ー层非晶硅层103的示意图。所述非晶硅层103的形成方法可以包括低压化学气相淀积(LPCVD)、离子束溅射等；在本专利技术的实施例，优选采用LPCVD方法。所述非晶硅层103的厚度约为200nm-1000nm。接着如图4所示，将非晶硅层103转变为单晶硅层103’并化学机械抛光(CMP)形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底。所述非晶硅层103转变为单晶硅层103’的方法可以包括横向固相外延(LSPE)技术、激光再结晶法、卤素灯或条形加热器再结晶等；在本专利技术的实施例，优选采用LSPE技木。所述LSPE技术外延的过程为首先，将直接与半导体衬底101相接触的非晶硅层103在垂直方向进行垂直固相外延，将其转变为单晶硅层103’ ；然后，将介质层岛102’上方覆盖的非晶硅层103进行横向固相外延将其转变为单晶硅层103’ ；最终将所有的非晶硅层103都转变为单晶硅层103’。接着如图5所示在半导体衬底101上形成STI隔离结构104。图6A示出了沿半导体衬底101表面的示意图，图6B和6C分别为图6A中沿AA’和BB本文档来自技高网...

【技术保护点】
半导体场效应晶体管的制备方法，包括：形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底；在所述局部埋层隔离介质层上方的硅衬底上形成鳍片；在所述鳍片顶部和侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏结构；金属化。

【技术特征摘要】
1.半导体场效应晶体管的制备方法，包括 形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底； 在所述局部埋层隔离介质层上方的硅衬底上形成鳍片； 在所述鳍片顶部和侧面形成栅堆叠结构； 在所述栅堆叠结构两侧的鳍片中形成源/漏结构； 金属化。2.根据权利要求I所述的方法，其中，形成具有局部埋层隔离介质层的局部绝缘体上硅(SOI)结构的半导体衬底的步骤包括 在半导体衬底上形成介质层； 光刻、刻蚀所述介质层形成介质层岛； 在半导体衬底上形成ー层非晶娃材料； 将非晶硅材料转变为单晶材料并进行化学机械抛光(CMP)形成局部绝缘体上硅(SOI)结构半导体衬底。3.根据权利要求2所述的方法，其中，所述介质层包括Si02、TE0S、LT0或Si3N4,厚度为20_100nm。4.根据权利要求2所述的方法，其中，在半导体衬底上形成ー层非晶硅材料步骤中，所述非晶硅材料的形成可以采用低压化学气相淀积(LPCVD)、离子束溅射等方法；所述非晶娃材料的厚度为200nm-1000nm。5.根据权利要求2所述的方法，其中，所述将非晶硅材料转变为单晶材料并进行化学机械抛光(CMP)形成局部绝缘体上硅(SOI)结构半...

【专利技术属性】
技术研发人员：周华杰，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：