半导体装置的制法制造方法及图纸

一种半导体装置及其制法，该半导体装置包括：具有多个导电穿孔的半导体基板、分别设于该半导体基板的相对两表面上的多个导电组件与线路重布结构、以及设于该线路重布结构上的电子组件，藉由降低该半导体基板的厚度，以减少该导电穿孔的高度及深宽比，而有利于该导电穿孔的填孔制程。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，尤指一种能提高信赖性及产品良率的。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(Chip Scale Package, CSP)、芯片直接贴附封装(Direct Chip Attached, DCA)或多芯片模块封装(Multi — Chip Module, MCM)等覆晶型态的封装模块、或将芯片立体堆栈化整合为三维集成电路(3D IC)芯片堆栈技术等。图1为现有半导体封装件I的剖面示意图，该半导体封装件I通过于一封装基板18与半导体芯片11之间设置一娃中介板(Through Silicon interposer, TSI) 10,该娃中介板10具有导电娃穿孔(Through-silicon via, TSV)100及形成于该导电娃穿孔100上的线路重布结构(Redistribut1n layer, RDL) 15,令该线路重布结构15藉由多个导电组件14电性结合间距较大的封装基板18的焊垫180，并以底胶17包覆该些导电组件14，而间距较小的半导体芯片11的电极垫110藉由多个焊锡凸块13电性结合该导电硅穿孔100，再以底胶12包覆该些焊锡凸块13。若该半导体芯片11直接结合至该封装基板18上，因半导体芯片11与封装基板18两者的热膨胀系数的差异甚大，所以半导体芯片11外围的焊锡凸块13不易与封装基板18上对应的焊垫180形成良好的接合，致使焊锡凸块13自封装基板18上剥离。另一方面，因半导体芯片11与封装基板18之间的热膨胀系数不匹配(mismatch),其所产生的热应力(thermal stress)与翅曲(warpage)的现象也日渐严重,致使半导体芯片11与封装基板18之间的电性连接可靠度(reliability)下降，且将造成信赖性测试的失败。因此，藉由半导体基材制作的硅中介板10的设计，其与该半导体芯片11的材质接近，所以可有效避免上述所产生的问题。此外，藉由该硅中介板10的设计，半导体封装件I除了避免前述问题外，相较于覆晶式封装件，其长宽方向的面积可更加缩小。例如，一般覆晶式封装基板最小的线宽/线距仅能制出12/12 μ m，而当半导体芯片的电极垫(1/0)数量增加时，以现有覆晶式封装基板的线宽/线距并无法再缩小，所以须加大覆晶式封装基板的面积以提高布线密度，才能接置高1/0数的半导体芯片。反观图1的半导体封装件1，因该硅中介板10可采用半导体制程做出3/3 μ m以下的线宽/线距，所以当该半导体芯片11具高1/0数时，该硅中介板10的长宽方向的面积足以连接高1/0数的半导体芯片11，所以不需增加该封装基板18的面积，使该半导体芯片11经由该硅中介板10作为一转接板而电性连接至该封装基板18上。又，该硅中介板10的细线/宽线距特性而使电性传输距离短，所以相较于直接覆晶结合至封装基板的半导体芯片的电性传输速度(效率)，形成于该硅中介板10上的半导体芯片11的电性传输速度(效率)更快(更高)。然而，前述硅中介板10的制法中，该导电硅穿孔100的填铜制程约占整体硅中介板10的制造成本的209T 30%，致使制造成本无法降低。此外，该导电娃穿孔100的深宽比(Aspect Rat1)过大，也不利于填孔制程,例如，当孔洞过深或孔宽过窄时，会发生铜材无法填满孔洞的问题。又，前述现有半导体封装件I的制法中，将该半导体芯片11先接置于该硅中介板10上，再进行切单，因该硅中介板10的厚度很薄，所以容易造成结合该半导体芯片11与该硅中介板10用的焊锡凸块13断裂(如图1所示的裂痕处K)、或该硅中介板10破裂(crack)等可靠度问题。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术的目的为提供一种，以减少该导电穿孔的高度及深宽比，而有利于该导电穿孔的填孔制程。本专利技术的半导体装置包括:半导体基板，其具有相对的第一表面与第二表面、及多个电性连通该第一与第二表面的导电穿孔；多个导电组件，其设于该半导体基板的第一表面上且电性连接该导电穿孔；线路重布结构，其设于该半导体基板的第二表面上并电性连接该导电穿孔；以及至少一电子组件，其设于该线路重布结构上并电性连接该线路重布结构。本专利技术还提供一种半导体装置的制法，其包括:提供一具有相对的第一表面与第二表面的半导体基板，且该半导体基板中具有多个连通该第一与第二表面的导电穿孔，且该半导体基板的第一表面上形成有电性连接该导电穿孔的多个导电组件；形成线路重布结构于该半导体基板的第二表面上，且该线路重布结构电性连接该导电穿孔；以及设置至少一电子组件于该线路重布结构上，且该电子组件电性连接该线路重布结构。前述的制法中，还包括形成该些导电穿孔前，薄化该半导体基板。前述的制法中，还包括形成该线路重布结构前，结合承载件于该半导体基板的第一表面上，且于设置该电子组件后，移除该承载件。前述的制法中，还包括设置该电子组件后，进行切单制程。前述的制法中，还包括设置该电子组件后，结合一封装基板于该导电组件上。前述的中，该半导体基板为含硅的板体，且该半导体基板的厚度为25微米。前述的制法还包括于形成该线路重布结构之前，自该第二表面薄化该半导体基板，使该导电穿孔外露于该半导体基板的第二表面。前述的中，该导电穿孔外露于该半导体基板的第二表面，使该线路重布结构电性连接该导电穿孔。例如，该导电穿孔的端面与该半导体基板的第二表面齐平。前述的中，该导电组件包含设于该导电穿孔上的金属层、及设于该金属层上的焊锡材料。前述的中，该线路重布结构具有相叠的至少一线路层与介电层，且该线路层电性连接该导电穿孔。另外，前述的中，还包括形成绝缘层于该电子组件与该线路重布结构之间。更进一步地，该绝缘层还包覆该电子组件。由上可知，本专利技术的，藉由降低该半导体基板的厚度(该半导体基板的厚度为25微米)，以减少该穿孔的高度及深宽比，不仅能减少镀铜的材料以降低制作成本，且有利于填孔制程，使铜材能填满该穿孔。此外，当该电子组件接置于该线路重布结构上时，藉由该承载件支撑该厚度极薄的半导体基板，所以能避免该些导电凸块断裂、或该半导体基板破裂等可靠度问题。【附图说明】图1为现有半导体封装件的剖面示意图；以及图2A至图2H为本专利技术的半导体装置的制法的剖面示意图；其中，图2G’为图2G的其它实施例。主要组件符号说明I半导体封装件2,2’半导体装置10硅中介板11半导体芯片12，17底胶13焊锡凸块14,24导电组件15，25线路重布结构18, 28封装基板20半导体基板20a第一表面20b第二表面21电子组件22，22’，27 绝缘层23承载件26焊球100导电硅穿孔110电极垫180焊垫200导电穿孔200’穿孔200a端面201框架210导电凸块230支撑板231黏着材240金属层241焊锡材料250介电层251线路层A制程区域K裂痕处t厚度。【具体实施方式】以下藉由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体基板，其具有相对的第一表面与第二表面、及多个电性连通该第一与第二表面的导电穿孔；多个导电组件，其设于该半导体基板的第一表面上且电性连接该导电穿孔；线路重布结构，其设于该半导体基板的第二表面上并电性连接该导电穿孔；以及至少一电子组件，其设于该线路重布结构上并电性连接该线路重布结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：叶启东，黄惠暖，李百渊，詹慕萱，林畯棠，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71