半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成III-V族半导体材料层；对所述III-V族半导体材料层进行氮化处理，直至部分厚度的所述III-V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。所述半导体结构的形成方法提高所形成的半导体结构性能。

Method for forming semiconductor structure

Method includes forming a semiconductor structure: providing a semiconductor substrate; forming III-V semiconductor material layer on the semiconductor substrate; the III-V semiconductor material layer by nitriding, until the III-V part of the thickness of the semiconductor material layer is formed on the nitride layer; nitriding treatment, forming a gate the dielectric layer on the nitride layer. The method of forming the semiconductor structure improves the performance of the formed semiconductor structure.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
现有的集成电路技术特征尺寸不断减小，这势必带来工艺设备和制造技术的复杂化。尤其是当半导体技术发展到纳米尺度后，集成电路技术日益逼近理论和技术的双重极限。采用高迁移率沟道材料来提升硅基CMOS技术的性能已经成为延续摩尔定律的一个重要方向。III-V族化合物半导体材料，是指元素周期表中的III族与V族元素相结合生成的化合物半导体材料，主要包括镓化砷(GaAs)、磷化铟(InP)和氮化镓等。此类材料具有闪锌矿结构(Zincblende)结构。键结方式以共价键为主。III-V族半导体材料的室温电子迁移率大约是硅的6倍至60倍，在低电场和强场下具有非常优异的电子输运性能。与同等技术水平的硅基微电子技术相比，III-V族半导体具有显著的速度优势，超低的工作电压和极低的功耗。III-V族化合物半导体材料置于电场中，晶格容易被极化，离子位移有助于介电系数的增加，若电场频率在红外线范围。例如镓化砷材料的n型半导体中，电子移动率远大于硅的电子移动率，因此运动速度快，在高速数字集成电路上的应用，比硅半导体优越。然则，现有半导体结构的形成方法无法很好地适用于III-V族半导体结构的形成，采用现有形成方法所形成的III-V族半导体结构性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，以提高所形成半导体结构的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成III-V族半导体材料层；对所述III-V族半导体材料层进行氮化处理，直至部分厚度的所述III-V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。可选的，所述氮化处理为去耦等离子体氮化处理、氮离子注入处理或者氮等离子体处理。可选的，在所述氮化处理后，所述形成方法还包括：对所述III-V族半导体材料层进行氮化后退火。可选的，所述氮化后退火工艺的退火温度为500℃～1100℃。可选的，所述栅介质层为高K介质层，所述栅介质层的材料为Al2O3，HfO2，La2O3。可选的，所述氮化物层的厚度范围为可选的，所述氮化处理掺入所述III-V族半导体材料层的氮元素剂量为1E14atoms/cm2～1E16atoms/cm2。可选的，所述III-V族半导体材料层的材料为N、P、As、Al、Sb、B、In、Ga或者它们之间组成的化合物。可选的，采用外延生长方法在所述半导体衬底上形成所述III-V族半导体材料层。可选的，所述形成方法还包括：在所述栅介质层上形成金属栅极。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，通过在所形成的III-V族半导体材料层进行氮化处理，从而在III-V族半导体材料层上表面附近形成氮化物层，由于形成了氮化物层，III-V族半导体材料层形成氮化物层的部分厚度中，原本存在于III-V族半导体材料层相应位置内的悬挂键被氮结合而消除，从而防止这些悬挂键影响后续的半导体结构，提高后续形成的半导体结构性能。同时，由于氮化物层形成在III-V族半导体材料层其它部分(所述其它部分为未成为氮化物层的部分，即剩余的III-V族半导体材料层)与后续形成的栅介质层之间，从而防止栅介质层与剩余的III-V族半导体材料层之间存在界面缺陷陷阱，同样提高后续形成的半导体结构性能。附图说明图1至图3为现有半导体结构的形成方法各步骤对应结构示意图；图4至图8为本专利技术实施例所提供的半导体结构的形成方法各步骤对应结构示意图；图9至图13为本专利技术另一实施例所提供的半导体结构的形成方法各步骤对应结构示意图；图14至图18为本专利技术另一实施例所提供的半导体结构的形成方法各步骤对应结构示意图。具体实施方式由
技术介绍
可知，现有形成方法不能够形成达到相应性能要求的III-V族半导体器件结构。现有形成方法包括如图1至图3所示过程：请参考图1，提供半导体衬底100；请参考图2，在半导体衬底100上形成III-V族半导体材料层110；请参考图3，在III-V族半导体材料层110上形成栅介质层120；后续过程包括形成金属栅极和其它后段工艺，以形成完整的半导体器件的结构。经专利技术人分析，现有形成方法无法形成符合相应性能要求的III-V族半导体器件结构，其中一个重要原因是：当将III-V族半导体材料层作为沟道材料时，现有形成方法直接在III-V族半导体材料层上形成栅介质层；由于III-V族半导体材料层内存在较多的未连接悬挂键(danglingbond)，直接形成栅介质层后，这些悬挂键存在于半导体结构中，使沟道的电学和其它方面性能下降，最终导致整个半导体结构性能下降；并且，III-V族半导体材料层形成之后表面存在许多缺陷，直接形成栅介质层还会导致III-V族半导体材料层与栅介质层的界面之间存在许多界面缺陷陷阱(interfacedefecttrap)，这些缺陷陷阱进一步降低了最终半导体结构的性能。为此，本专利技术提供一种新的半导体结构的形成方法，所述形成方法首先提供半导体衬底；在所述半导体衬底上形成III-V族半导体材料层；对所述III-V族半导体材料层进行氮化处理，直至部分厚度的所述III-V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。由于所述形成方法形成氮化物层，氮化物层内的悬挂键因氮化处理过程被消除，因此解决了悬挂键影响半导体结构性能的问题。同时，氮化物层还解决了III-V族半导体材料层与栅介质层界面之间存在界面缺陷陷阱的问题，再次提高了半导体结构的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供一种半导体结构的形成方法，请结合参考图4至图8。请参考图4，所述半导体结构的形成方法首先提供半导体衬底200。本实施例中，半导体衬底200可以为硅衬底。其它实施例中，半导体衬底200可以为其它合适半导体材料制作的衬底，例如可以为锗衬底或锗硅衬底等。请参考图5，在半导体衬底200上形成III-V族半导体材料层210。III-V族半导体材料层210作为沟道材料。本实施例中，III-V族半导体材料层210的材料可以为N、P、As、Al、Sb、B、In、Ga或者它们之间组成的化合物，例如GaAs、InAs、InP或InSb等。本实施例中，采用外延生长方法在半导体衬底200上形成III-V族半导体材料层210。通常，III-V族半导体材料可以采用气相外延生长(vaporphaseepitaxy，VPE)，液相外延生长(Liquidphaseepitaxy，LPE)或者分子束外延生长(molecularbeamepitaxy，MBE)。气相外延生长包括卤化物法、氢化物法和金属有机物气相外延生长(MetalorganicVaporPhaseEpitaxy，MOVPE)。本实施例中，当III-V族半导体材料层210的材料为金属时，可以采用金属有机物气相外延生长III-V族半导体材料层210。金属有机物气相外延生长具有以下优点：(1)可以通过精确控制各种气体的流量来控制外延层的性质；(2)反应器中气体流速快，可以迅速本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成III‑V族半导体材料层；对所述III‑V族半导体材料层进行氮化处理，直至部分厚度的所述III‑V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成III-V族半导体材料层；对所述III-V族半导体材料层进行氮化处理，直至部分厚度的所述III-V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氮化处理为去耦等离子体氮化处理、氮离子注入处理或者氮等离子体处理。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述氮化处理后，还包括：对所述III-V族半导体材料层进行氮化后退火。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述氮化后退火采用的退火温度为500℃～1100℃。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层...

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31