硬掩模材料、其形成方法和设备及其用途技术

本申请涉及硬掩模材料、其形成方法和设备及其用途。本发明专利技术提供具有高硬度和低应力的硬掩模薄膜。在一些实施例中，薄膜的应力介于约-600MPa与600MPa之间并且硬度为至少约12GPa。在一些实施例中，通过使用多重致密等离子体后处理在PECVD处理室中沉积多个经掺杂或无掺杂碳化硅子层来制备硬掩模薄膜。在一些实施例中，硬掩模薄膜包括选自由以下各项组成的群组的高硬度含硼薄膜：SixByCz、SixByNz、SixByCzNw、BxCy和BxNy。在一些实施例中，硬掩模薄膜包括包含至少约60原子％的锗的富锗GeNx材料。这些硬掩模可用于集成电路制造的多种后端和前端处理方案中。

【技术实现步骤摘要】
【专利说明】 本申请是申请日为2010年11月30日，申请号为201010569747. 0、专利技术名称为"硬 掩模材料"的专利技术专利申请的分案申请。
本专利技术涉及用于半导体处理的硬掩模薄膜。本专利技术还涉及形成所述薄膜的方法和 装置。
技术介绍
在光刻图案化期间，例如在镶嵌式工艺（Damascene process)的沟槽和/或通孔 形成期间，常使用硬掩模薄膜作为牺牲层。在镶嵌式处理中，通常将硬掩模薄膜沉积至需要 图案化的电介质层上。将光致抗蚀剂层沉积在硬掩模薄膜上方（在硬掩模与光致抗蚀剂之 间沉积有可选抗反射层），并且根据需要对光致抗蚀剂进行图案化。通常使用激光来对准图 案与下伏结构，并且因此硬掩模在用于对准的波长下应实质上透明。在对光致抗蚀剂进行 显影后，移除图案下暴露的硬掩模薄膜，并蚀刻暴露的电介质，从而形成具有所需尺寸的凹 陷特征。剩余硬掩模用于保护所述在蚀刻过程期间需要保留的电介质部分。因此，硬掩模 材料应相对于电介质具有良好的蚀刻选择性。通常采用使用卤素基等离子体化学物质的反 应性离子蚀刻（RIE)来进行电介质蚀刻。 然后用诸如铜等导电材料来填充所蚀刻的凹陷特征，从而形成集成电路的导电通 路。通常，在填充凹陷特征后，自部分已制成的半导体衬底完全移除硬掩模材料。 当前在本申请案中通常使用通过物理气相沉积（PVD)沉积的氮化钛作为硬掩模 材料。在美国专利第6, 455, 409号和美国专利第6, 506, 692号中也已报导使用碳化硅作为 硬掩模材料。
技术实现思路
本专利技术提供具有改良特性的硬掩模薄膜和其制造方法。在光刻应用中，需要具有 低应力的硬掩模材料，因为压缩或拉伸应力高的材料会使衬底上的硬掩模薄膜压曲或脱 层，并由此使光刻术中的图案对准变差。除了低应力以外，硬掩模材料应具有高硬度和/或 高杨氏模量（Young' s modulus)以充分保护下伏材料，因为硬度和模量通常与高蚀刻选择 性密切相关。 此低应力与高硬度（或高模量）的组合尤其难以达成，因为越硬的材料通常压缩 应力越高。例如，常用的氮化钛是相对较硬的材料，其压缩应力大于约l，000MPa。使用所述 高压缩硬掩模（尤其与过低k软电介质（k = 2.8和更低）一起使用，并且尤其用于界定较 高长宽比的特征（例如长宽比为2 : 1和更高的特征））会造成对准较差，并且会使所形成 结构出现不期望蠕动。一般来说，碳化硅可具有宽范围的物理特性，并且除非使用本专利技术特 殊沉积工艺来制备，否则其不会同时具有低应力和高硬度。 在本专利技术一些方面中，提供具有低应力和高硬度的硬掩模材料。在一些实施例 中，薄膜的硬度为至少约12GPa，优选地为至少约16GPa，例如至少约20GPa，并且应力介于 约-600MPa与600MPa之间，例如介于约-300MPa与300MPa之间，最优选地介于约OMPa与 300MPa之间。薄膜通常实质上不含金属并且包含选自由以下各项组成的群组的材料：高硬 度低应力的经掺杂或无掺杂碳化硅、Si xByCz、SixByNz、Si xByCzNw、BxNy和B xCy。这些材料可通 过等离子体增强的化学气相沉积（PECVD)和其它基于CVD的工艺来形成。所提供硬掩模可 用于前端及后端半导体处理应用中的多种光刻方案中。本文中阐述提供低应力高硬度特性 的沉积条件。还提供与这些特性相关的薄膜结构特征。 在一方面中，在半导体衬底上形成高硬度低应力硬掩模薄膜的方法包含在等离子 体增强型化学气相沉积（PECVD)处理室中接受半导体衬底和使用多致密等离子体处理来 沉积经掺杂或无掺杂多层碳化硅薄膜。优选地在沉积每个碳化硅子层后实施所述处理。在 一些实施例中，处理包括将包含含硅前体（例如四甲基硅烷）的处理气体引入处理室中和 形成等离子体以沉积碳化硅硬掩模薄膜的第一子层。之后，通过（例如）用吹扫气体吹扫 处理室自处理室移除含硅前体。然后将等离子体处理气体引入室中，形成等离子体，并对 碳化硅子层进行等离子体处理以使材料致密化。等离子体处理气体可与吹扫气体相同，或 者所述气体可不同。适用于吹扫和/或等离子体处理的气体包括惰性气体（例如He、Ar)、 C0 2、N2、順3和H2。在一些实施例中，对于吹扫和等离子体处理来说，He、Ar、H 2或其各种混 合物是优选的。在对碳化硅的第一子层进行等离子体处理后，重复沉积、吹扫和等离子体处 理操作以形成并致密化碳化硅的另一子层。通常，各子层的厚度小于约100 A(例如小于 约50 A )以容许良好致密化。在一些实施例中，所述方法涉及沉积并致密化1〇个或更多 个子层（例如20个或更多个子层）以形成硬掩模薄膜，在一些实施例中，所述硬掩模薄膜 的厚度介于约1，〇〇〇 A与约(x(KK)A之间。 多等离子体处理可相对于单层碳化硅薄膜提高薄膜的硬度。在一些实施例中，所 形成高硬度低应力薄膜包含具有高si-c键含量的无掺杂碳化硅薄膜。在一些实施例中， 在IR光谱中Si-c峰相对于Si-H的面积的比为至少约20。在一些实施例中，在IR光谱中 Si-C峰相对于C-H的面积的比为至少约50。所提供碳化硅薄膜通常还具有至少约2g/cm 3 的密度。在一些实施例中，优选地使用高频射频（HFRF)和低频射频（LFRF)等离子体发生 来实施等离子体后处理，其中LF/HF功率比为至少约1. 5,例如至少约2。 在本专利技术另一方面中，形成高硬度低应力薄膜的方法涉及沉积选自由以下各项组 成的群组的含硼薄膜：31 ;^(；、31:^队、31:^(；凡、8:^和8 ：!(；。这些薄膜可使用含有硅、碳和 硼的适宜前体通过PECVD来沉积。例如，对于SixB yCz的沉积，在一个实施例中，向PECVD处 理室中提供含硼前体（例如B2H 6)和包含碳和硅的前体（例如四甲基硅烷）以在等离子体中 形成SixByC z薄膜。为制备高硬度低应力的薄膜，优选者是LF/HF功率比为至少约1. 5 (例如 至少约2)的双频等离子体。在一些实施例中，薄膜富含硼，BC/比为至少约0.35， 如通过IR光谱中相应峰的面积所确定。在一些实施例中，通过使B 2H6以比四甲基硅烷的流 速高至少约2倍的流速流动来制备高硬度富硼SixB yCz薄膜。有利地，可在图案化完成后通 过化学机械抛光（CMP)容易地移除含硼薄膜，因为含硼薄膜通常为亲水性并且易于用CMP 化学物质来溶解。 在本专利技术另一方面中，提供形成GeNx硬掩模薄膜的方法。在一些实施例中，所述 方法包含在PECVD处理室中接受半导体衬底和形成GeNx硬掩模薄膜。所述薄膜可通过使 含锗前体和含氮前体流入PECVD处理室并形成等离子体来形成。在一些实施例中，所形成 GeNx薄膜的模量为至少约lOOGPa并且富含锗。在一些实施例中，富锗薄膜包含至少约60 原子％、优选地70原子％锗（不包括氢）。薄膜的密度可超过4g/cm 3。有利地，GeNx在用 于光刻图案化的对准波长下是实质上透明的（例如在光谱的可见和近IR部分中）。在一些 实施例中，通过在包含锗烷、氨和氮的处理气体中形成等离子体来沉积GeN x薄膜，其中锗烷 /氨的流速比为至少约〇. 05。在一些实施例中，优选地使用双频等离子体源来沉积GeNJt 膜。在一些实施例中，本文档来自技高网...

【技术保护点】
一种在半导体衬底上形成硬掩模薄膜的方法，所述方法包含：在等离子体增强型化学气相沉积(PECVD)处理室中接收半导体衬底；和形成具有至少约100GPa杨氏模量的富锗GeNx硬掩模薄膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：维什瓦纳坦·兰加拉扬，乔治·安德鲁·安东内利，阿南达·班纳吉，巴尔特·范施拉文迪杰克，
申请(专利权)人：诺发系统有限公司，
类型：发明
国别省市：美国;US