无掩模双硅化工艺制造技术

本发明专利技术实施例提供了一种形成半导体器件的方法。方法包括在第一器件区中的第一源极/漏极区上方形成诸如氧化层的掩模层。形成诸如层间介电层的介电层并且图案化该介电层以暴露第一源极/漏极区和第二器件区中的第二源极/漏极区。对第二源极/漏极区实施硅化处理，同时掩模层保护第一源极/漏极区。然后去除掩模层并且在第一源极/漏极区上实施硅化处理。本发明专利技术实施例涉及无掩模双硅化工艺。

【技术实现步骤摘要】

本专利技术实施例涉及无掩模双硅化工艺。
技术介绍
在过去几十年里，金属氧化物半导体场效应晶体管(MOSFET)和FinFET的尺寸的减小，包括栅极长度和栅极氧化物厚度的减小，已经使在集成电路的每单位功能的速度、性能、密度和成本上的持续的改进成为可能。为了进一步增强晶体管性能，已经使用位于半导体衬底的部分中的应变的沟道区制造了MOSFET器件。应变的沟道区允许实现提高的载流子迁移率，因此当用于n沟道(NMOSFET)器件或用于p沟道(PMOSFET)器件时导致提高的性能。通常，期望在NMOSFET晶体管的n沟道中诱导在源极至漏极方向上的拉伸应变以提高电子迁移率，以及在PMOSFET晶体管的p沟道中诱导在源极至漏极方向上的压缩应变以提高空穴迁移率。存在在晶体管沟道区引入应变的现有的若干途径。在一个途径中，通过在源极/漏极区中的衬底中生成凹槽来引入沟道区中的应变。例如，可以通过在源极/漏极区中的凹进的区域内外延生长具有大于硅的晶格结构的应力诱导层，诸如SiGe层，来在硅衬底上形成在沟道区中具有压缩应力的PMOS器件。类似地，可以通过在源极/漏极区中的凹进的区域内外延生长具有小于硅的晶格结构的应力诱导层，诸如SiP层，来在硅衬底上形成在沟道区中具有拉伸应力的NMOS器件。也可以减小接触电阻，在一个途径中，在源极和漏极区上方形成金属层。实施退火工艺以使得形成金属硅化物，以及去除金属层的未反应的材料。硅化物层允许在随后形成的接触件和源极和漏极区之间的减小的接触电阻。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区；在所述第一器件区中形成第一栅极堆叠件和在所述第二器件区中形成第二栅极堆叠件，第一源极/漏极区位于所述第一栅极堆叠件的相对两侧上，第二源极/漏极区位于所述第二栅极堆叠件的相对两侧上；沿着所述第一源极/漏极区的表面形成掩模层；在所述第一器件区和所述第二器件区上方形成图案化的介电层，通过所述图案化的介电层暴露所述第一源极/漏极区和所述第二源极/漏极区；在所述第二源极/漏极区上方形成第二硅化物层；去除所述掩模层；以及在所述第一源极/漏极区上方形成第一硅化物层。根据本专利技术的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区，所述第一器件区具有第一栅极堆叠件，所述第二器件区具有第二栅极堆叠件，第一源极/漏极区位于所述第一栅极堆叠件的相对两侧上，第二源极/漏极区位于所述第二栅极堆叠件的相对两侧上；在所述第一源极/漏极区中形成第一应力区；在所述第一源极/漏极区中形成第一氧化区；在所述第二源极/漏极区中形成第二应力区；在所述第一器件区和所述第二器件区上方形成第一介电层；图案化所述第一介电层以暴露所述第一氧化区和所述第二应力区；在所述第二应力区上方形成第二硅化物区；在形成所述第二硅化物区之后，去除所述第一氧化区；以及在所述第一应力区上方形成第一硅化物区。根据本专利技术的又一实施例，提供了一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区；在所述第一器件区中形成第一栅极堆叠件和在所述第二器件区中形成第二栅极堆叠件，第一源极/漏极区位于所述第一栅极堆叠件的相对两侧上，第二源极/漏极区位于所述第二栅极堆叠件的相对两侧上；在所述第二器件区上方形成第一掩模层；在所述第一源极/漏极区中形成第一应力区；氧化所述第一应力区的表面，同时所述第一掩模层保护所述第二源极/漏极区，从而形成第一氧化区；去除位于所述第二源极/漏极区上方的所述第一掩模的部分；在所述第二源极/漏极区中形成第二应力区；在所述第一器件区和所述第二器件区上方形成层间
电介质(ILD)，图案化所述ILD以暴露所述第一氧化区和所述第二应力区；在所述第二源极/漏极区中形成第二硅化物区；去除所述第一氧化区的至少一部分；以及在所述第一源极/漏极区中形成第一硅化物区。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1至图9示出了根据一些实施例的形成半导体器件的各个中间工艺步骤的截面图。图10是根据一些实施例的示出了形成半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。如将在以下详细讨论的，将讨论半导体结构和形成半导体结构的方法。有利地，工艺不需要单独的掩模层。相反，以下所描述的工艺利用自对准
工艺以在第一源极/漏极区上方形成掩模(例如，氧化的掩模)以在当处理第二源极/漏极区时保护第一源极/漏极区。以下所讨论的实施例示出为平面的晶体管或FinFET晶体管并且示出为具有具体的间隔件结构。然而，其他实施例，可以使用任何合适的结构，诸如不同的间隔件结构、不同的掺杂轮廓、不同的栅极结构等。图1至图9示出了根据一些实施例的在半导体器件的各个制造阶段期间的衬底100的部分的各个截面图。首先参照图1，其中示出了具有第一器件区102和第二器件区104的衬底100。在示出的实施例中，第一器件区102通过浅沟槽隔离(STI)区106与第二器件区电隔离。例如，衬底100可以包括掺杂或未掺杂的块状硅，或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘层上的诸如硅的半导体材料的层。例如，绝缘层可以是埋氧(BOX)层或氧化硅层。在诸如硅或玻璃衬底的衬底上提供绝缘层。可选地，衬底100可以包括另一元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化硅、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；其他III-V族材料；或它们的组合。也可以使用诸如多层或梯度衬底的其他衬底。如将在以下详细地解释，将利用第一器件区102以形成具有第一导电类型的诸如NMOS器件的半导体器件，以及将利用第二器件区104以形成具有第二导电类型的诸如PMOS器件的半导体器件。图1本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区；在所述第一器件区中形成第一栅极堆叠件和在所述第二器件区中形成第二栅极堆叠件，第一源极/漏极区位于所述第一栅极堆叠件的相对两侧上，第二源极/漏极区位于所述第二栅极堆叠件的相对两侧上；沿着所述第一源极/漏极区的表面形成掩模层；在所述第一器件区和所述第二器件区上方形成图案化的介电层，通过所述图案化的介电层暴露所述第一源极/漏极区和所述第二源极/漏极区；在所述第二源极/漏极区上方形成第二硅化物层；去除所述掩模层；以及在所述第一源极/漏极区上方形成第一硅化物层。

【技术特征摘要】
2014.11.14 US 14/542,2641.一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区；在所述第一器件区中形成第一栅极堆叠件和在所述第二器件区中形成第二栅极堆叠件，第一源极/漏极区位于所述第一栅极堆叠件的相对两侧上，第二源极/漏极区位于所述第二栅极堆叠件的相对两侧上；沿着所述第一源极/漏极区的表面形成掩模层；在所述第一器件区和所述第二器件区上方形成图案化的介电层，通过所述图案化的介电层暴露所述第一源极/漏极区和所述第二源极/漏极区；在所述第二源极/漏极区上方形成第二硅化物层；去除所述掩模层；以及在所述第一源极/漏极区上方形成第一硅化物层。2.根据权利要求1所述的方法，形成所述掩模层包括：在所述第一器件区上方和所述第二器件区上方形成一个或多个第一掩蔽层；图案化所述第一器件区中的所述第一掩蔽层以在所述第一栅极堆叠件旁边形成第一间隔件；以及氧化所述第一源极/漏极区，从而形成所述掩模层。3.根据权利要求2所述的方法，其中，所述氧化包括注入氧。4.根据权利要求1所述的方法，其中，所述第一栅极堆叠件和所述第二栅极堆叠件是伪栅极堆叠件。5.根据权利要求1所述的方法，还包括去除所述第一栅极堆叠件和所述第二栅极堆叠件以及形成第一金属栅极堆叠件和第二金属栅极堆叠件。6.根据权利要求1所述的方法，还包括在所述第一源极/漏极区中形成第一应力区。7.根据权利要求6所述的方法，还包括在所述第二源极/漏极区中形成第二应力区。8.一种形成半导体器件的方法，所述方法包括：提供衬底，所述衬底具有第一器件区和第二器件区，...

【专利技术属性】
技术研发人员：李振铭，杨复凯，王宪程，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71