MOS晶体管及其形成方法技术

一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；沿所述开口在半导体衬底内形成凹槽；在所述凹槽内形成半导体填充层；形成填充满所述开口的栅极结构，本发明专利技术还提供采用上述方法的CMOS晶体管的形成方法，以及相应的MOS晶体管和CMOS晶体管，通过本发明专利技术可以降低PMOS晶体管的阈值电压。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及MOS晶体管及其形成方法。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小。在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介 电层的栅极叠层结构通常采用栅极替代(replacement gate)工艺制作。在该工艺中，在源漏区注入前，在待形成的栅极位置首先形成由多晶硅构成的牺牲栅，以所述牺牲栅为掩膜形成位于所述牺牲栅两侧的源、漏区。而在形成源漏区之后，会移除所述牺牲栅并在牺牲栅的位置形成栅极开口，之后，再在所述栅极开口中依次填充高K栅介电层与金属栅极。由于金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。在实际应用中，PMOS晶体管与NMOS晶体管的器件特性并不相同，因此其栅极结构需要基于不同的阈值电压需求进行设计。因此，在采用所述栅极替代工艺制作CMOS晶体管时，需要分别形成PMOS晶体管与NMOS晶体管的栅极，即，CMOS晶体管制作工艺需要进行两次栅极替换工艺，以实现牺牲栅的替换。美国专利US6171910公开了一种采用栅极替换工艺制作CMOS晶体管的方法。参考图I至图5，示出了该制作方法的部分流程。如图I所示，提供半导体衬底101，在所述半导体衬底101上的PMOS区103与NMOS区105分别形成牺牲栅极结构107与源漏区，所述牺牲栅极结构包括伪栅介电层109、牺牲栅111以及硬掩膜层113。如图2所示，在所述半导体衬底101上形成介电保护层115，平坦化所述介电保护层115，直至露出牺牲栅111表面。如图3所示，在所述半导体衬底101上形成第一光刻胶层117，图形化所述第一光刻胶层117，露出PMOS区103的牺牲栅表面，之后，移除所述牺牲栅以形成第一栅极开口119。如图4所示，在所述第一栅极开口中填充栅介电材料与金属栅极材料；之后，进行平坦化，在所述第一栅极开口保留的金属栅极材料构成PMOS晶体管的栅极，栅介电材料构成栅介电层；同时，所述平坦化处理使得NMOS区105上牺牲栅极结构107中的牺牲栅111表面露出。如图5所示，接下来进行类似于PMOS晶体管栅极的形成工艺来制作NMOS晶体管的栅极。但是通过上述方法所形成的CMOS晶体管的阈值电压比较大，一种减小阈值电压的方法是，在栅介电层和栅电极层之间形成功能金属层，但是通过这种方法形成的CMOS晶体管的阈值电压仍然不够小。
技术实现思路
本专利技术解决的问题是提供一种晶体管形成方法，降低PMOS晶体管的阈值电压。为解决上述问题，本专利技术的实施例提供一种晶体管形成方法，包括提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开ロ；沿所述开ロ在半导体衬底内形成凹槽； 在所述凹槽内形成半导体填充层；形成填充满所述开ロ的栅极结构。可选地，所述半导体填充层的厚度等于所述凹槽的深度。可选地，所述半导体衬底包括n型掺杂阱，以及位于所述n型掺杂阱内的p型源区和漏区，所形成的半导体填充层为n型填充层。可选地，所述半导体衬底是晶体取向为(100)的硅衬底。可选地，采用湿法刻蚀エ艺沿所述开ロ刻蚀半导体衬底，所述刻蚀停止在晶体取向为(111)的晶面，并且通过刻蚀时间控制所形成的凹槽的深度，形成具有锯齿状侧壁侧壁，且两端浅、中间深的凹槽，所述湿法刻蚀エ艺选用的试剂包括四甲基氢氧化铵和表面活性剂。可选地，所述四甲基氢氧化铵的浓度是25wt %。可选地，所述活性剂是聚こニ醇辛基苯基醚，所述聚こニ醇辛基苯基醚的浓度是0.Ivol. %。可选地，采用氢氧化钾或水合肼沿所述开ロ刻蚀半导体衬底，在半导体衬底内形成凹槽。可选地，采用干法刻蚀エ艺沿所述开ロ刻蚀半导体衬底，在半导体衬底内形成凹槽。可选地，沿所述开ロ在半导体衬底内形成凹槽，所述凹槽的深度小于20nm。可选地，沿所述开ロ在半导体衬底内形成凹槽，所述凹槽的深度为9-llnm。可选地，所述n型填充层的材料是n型的SixGey。可选地，所述n型填充层的材料是n型的SixGey,其中x y的范围是50-90 50-10。可选地，在所述凹槽内形成n型填充层后，进行退火处理，所述退火处理的温度是600-800摄氏度。可选地，所述退火处理的温度是650-750摄氏度，退火时长是30_60分钟。可选地，还包括在所述凹槽内形成n型填充层后，进行激光退火处理，所述激光退火的温度是900-1100摄氏度，退火时长是0. 1-0. 5秒。可选地，n型填充层的材料是SixGey。可选地，所述n型的SixGey的掺杂离子是As、P、Sb中的任意ー种。可选地，在所述凹槽内形成n型填充层后，采用稀氢氟酸去除n型填充层表面的氧化层。可选地，还包括，在所述n型填充层表面形成覆盖层。可选地，所述覆盖层的材料是硅。相应地，本专利技术实施例还提供一种CMOS晶体管形成方法，所述CMOS晶体管形成方法采用上述MOS晶体管形成方法。本专利技术的实施例所提供的CMOS晶体管形成方法包括提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开口；沿所述开口在半导体衬底内形成凹槽；在所述凹槽内形成η型填充层； 形成填充满所述开口的栅极结构。可选地，在形成所述η型填充层后，在NMOS区域形成暴露半导体衬底的开口，然后在位于NMOS区域的开口和位于PMOS区域的开口的表面形成高k介质层。可选地，对所述高k介质层进行退火处理，所述退火处理的温度为600-700摄氏度，所述退火处理的时长为I小时。相应地，本专利技术的实施例还提供通过本专利技术的实施例所提供MOS晶体管形成方法所形成的MOS晶体管,包括半导体衬底；位于所述半导体衬底表面的介质层，所述介质层具有暴露半导体衬底的开口 ；沿所述开口刻蚀半导体衬底所形成的凹槽；位于所述凹槽内的半导体填充层；填充满所述开口的栅极结构。相应地，本专利技术的实施例还提供通过本专利技术的实施例所提供CMOS晶体管形成方法所形成的CMOS晶体管，包括半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；位于所述半导体衬底表面的介质层，所述介质层具有位于PMOS区域的开口，所述开口暴露半导体衬底；沿位于PMOS区域的开口刻蚀半导体衬底所形成的凹槽；位于所述凹槽内的η型填充层；填充满所述开口的栅极结构。与现有技术相比，本专利技术具有以下优点本专利技术的实施例在位于PMOS区域的半导体衬底内形成η型填充层，所述η型填充层位于沟道区，并且可以改变沟道区的原子排布结构，从而可以改变载流子在沟道区的迁移率，并因此减小PMOS晶体管的阈值电压；进一步，本专利技术的实施例对所形成的η型填充层进行退火处理，半导体衬底中的掺杂离子在退火处理中进行扩散，所述扩散会对沟道区造成影响，调整沟道区的掺杂浓度，从而进一步减小PMOS晶体管的阈值电压；进一步，在本专利技术的实施例中，所述半导体衬底为晶体取向为(10本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；其特征在于，还包括：沿所述开口在半导体衬底内形成凹槽；在所述凹槽内形成半导体填充层；形成填充满所述开口的栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：