晶体管及其形成方法技术

一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有开口，所述开口暴露半导体衬底，所述开口两侧形成有源、漏区；还包括：在所述开口底部形成半导体填充层；形成填充满所述开口的栅极结构。本发明专利技术还提供通过上述方法所形成的MOS晶体管，以及采用上述方法的CMOS晶体管的形成方法，及相应的CMOS晶体管，通过本发明专利技术可以降低PMOS晶体管的阈值电压。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小。在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极结构的寄生电容，提高器件速度，由高K栅介电层与金属栅电极层组成的金属栅极结构被引入到MOS晶体管中。 为避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介 电层的栅极叠层结构通常采用栅极替代(replacement gate)工艺制作。在该工艺中，在源漏区注入前，在待形成的栅极位置首先形成由多晶硅构成的牺牲栅，以所述牺牲栅为掩膜形成位于所述牺牲栅两侧的源、漏区。而在形成源漏区之后，会移除所述牺牲栅并在牺牲栅的位置形成栅极开口，之后，再在所述栅极开口中依次填充高K栅介电层与金属栅极。由于金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。在实际应用中，PMOS晶体管与NMOS晶体管的器件特性并不相同，因此其栅极结构需要基于不同的阈值电压需求进行设计。因此，在采用所述栅极结构替代工艺制作CMOS晶体管时，需要分别形成PMOS晶体管与NMOS晶体管的栅极结构，即，CMOS晶体管制作工艺需要进行两次栅极结构替换工艺，以实现牺牲栅的替换。美国专利US6171910公开了一种采用栅极结构替换工艺制作CMOS晶体管的方法。参考图I至图5，示出了该制作方法的部分流程。如图I所示，提供半导体衬底101，在所述半导体衬底101上的PMOS区103与NMOS区105分别形成牺牲栅极结构107与源漏区，所述牺牲栅极结构包括伪栅介电层109、牺牲栅111以及位于牺牲栅111表面的硬掩膜层113。如图2所示，在伪栅介电层109表面形成覆盖栅极结构107的介电保护层115，平坦化所述介电保护层115，直至露出牺牲栅111表面。如图3所示，在所述介电保护层115和牺牲栅111表面形成第一光刻胶层117，图形化所述第一光刻胶层117，露出PMOS区103的牺牲栅表面，之后，移除所述牺牲栅以形成第一栅极结构开口 119。如图4所示，在所述第一栅极结构开口 119中填充栅介电材料与金属栅极结构材料；之后，进行平坦化，所述第一栅极结构开口 119保留的金属栅极结构材料构成PMOS晶体管的栅极结构，栅介电材料构成栅介电层；同时，所述平坦化处理使得NMOS区105上牺牲栅极结构107中的牺牲栅111表面露出。如图5所示，接下来进行类似于PMOS晶体管栅极结构的形成工艺来制作NMOS晶体管的栅极结构。但是通过上述方法所形成的CMOS晶体管的阈值电压比较大，一种减小阈值电压的方法是，在栅介电层和栅电极层之间形成功能金属层，但是通过这种方法形成的CMOS晶体管的阈值电压仍然不够小。
技术实现思路
本专利技术解决的问题是提供一种，降低晶体管的阈值电压。为解决上述问题，本专利技术提供ー种MOS晶体管的形成方法，包括提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有开ロ，所述开ロ暴露半导体衬底，所述开ロ两侧形成有源、漏区；在所述开ロ底部形成半导体填充层；形成填充满所述开ロ的栅极结构。可选地，在所述半导体衬底表面形成具有开ロ的介质层的步骤包括在所述半导体衬底表面形成栅极结构；以所述栅极结构为掩膜，对半导体衬底进行掺杂，形成源、漏区；形成覆盖所述栅极结构的介质层，并对所述介质层进行平坦化处理，直至暴露所述栅极结构；去除所述栅极结构，形成具有开ロ的介质层。 可选地，所述MOS晶体管为PMOS晶体管，所述半导体填充层的材料是n型SixGey。可选地，所述n型SixGey中，X y的范围是50-90 50-10。可选地，所述SixGey 是 Si55Ge45。可选地，所述半导体填充层的厚度小于10nm。可选地，还包括形成所述半导体填充层后，对半导体衬底进行退火处理或者快速高温热氧化处理。可选地，还包括形成所述半导体填充层后，在惰性气体环境中，在600-800摄氏度的退火温度中对半导体衬底进行退火处理。可选地，所述退火温度为650-750摄氏度，退火时长为30_60分钟。可选地，还包括形成所述半导体填充层后，在950-1050摄氏度的退火温度中进行激光退火，退火时长为0. 1-0. 5秒。可选地，在形成半导体填充层的过程中，半导体填充层表面会有氧化层形成，采用稀氢氟酸去除所形成的氧化层。可选地，形成填充满所述开ロ的栅极结构的步骤包括在填充层表面形成高k介质层，并对所述高k介质层进行退火处理。可选地，所述退火处理的温度是600-700摄氏度，退火时长为I小吋。相应地，本专利技术还提供由上述方法中任ー项所形成的MOS晶体管，包括半导体衬底，所述半导体衬底表面形成有具有开ロ的介质层；还包括位于所述开ロ底部的半导体填充层；填充满所述开ロ的栅极结构，位于所述栅极结构两侧半导体衬底内的源、漏区。相应地，本专利技术还提供ー种CMOS晶体管形成方法，包括提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻匪OS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开ロ，所述开ロ两侧形成有源、漏区；在所述开ロ底部形成n型填充层；在所述n型填充层表面形成填充满所述开ロ的栅极结构。可选地，在所述n型填充层表面形成填充满所述开ロ的栅极结构包括在所述NMOS区域形成开ロ，所述开ロ暴露位于NMOS区域的半导体衬底；在暴露位于NMOS区域的半导体衬底的开ロ的表面，和暴露位于PMOS区域的半导体衬底的开ロ的表面形成高k介质层，并对所述高k介质层进行退火处理。相应地，本专利技术还提供通过上述方法所形成的CMOS晶体管，包括半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；位于所述半导体衬底表面的介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开口 ；位于所述开口底部的η型填充层；填充满所述开口的栅极结构，位于所述栅极结构两侧半导体衬底内的源、漏区。可选地，还包括暴露位于NMOS区域的半导体衬底的开口，填充满所述开口的栅极结构，位于所述栅极结构两侧的源、漏区。与现有技术相比，本专利技术具有以下优点本专利技术的实施例所提供的MOS晶体管形成方法在栅极结构的底部形成半导体填充层，所述半导体填充层对沟道区产生应力，从而对MOS晶体管的阈值电压产生影响； 本专利技术的实施例所提供的MOS晶体管的栅极结构底部具有半导体填充层，所述半导体填充层对沟道区产生应力，从而对MOS晶体管的阈值电压产生影响；进一步，在本专利技术的实施例中，在PMOS晶体管的沟道区表面形成半导体填充层，所述半导体填充层的材料是η型的SiGe，所述半导体填充层对沟道区产生压应力，从而提高PMOS晶体管沟道区的空穴迁移率，使PMOS晶体管的阈值电压降低。进一步，本专利技术的实施例还提供CMOS晶体管形成方法，所述方法在PMOS晶体管的栅极结构的底部形成半导体填充层，所述半导体填充层对沟道区产生应力，从而对MOS晶体管的阈值电压产生影响；进一步，本专利技术的实施例还提供CMOS晶体管，所述CMOS晶体管中的PMOS晶体管的栅极结构的底部具有半导体填充层，所述半导体填充层对沟道区产生本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有开口，所述开口暴露半导体衬底，所述开口两侧形成有源、漏区；其特征在于，还包括：在所述开口底部形成半导体填充层；形成填充满所述开口的栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：