MOSFET及其制造方法技术

本申请提供了一种MOSFET及其制造方法，该MOSFET包括：半导体衬底；半导体衬底上的第一绝缘埋层；在第一绝缘埋层上的第一半导体层中形成的背栅；第一半导体层上的第二绝缘埋层；在第二绝缘埋层上的第二半导体层中形成的源/漏区；第二半导体层上的栅极；以及源/漏区、栅极和背栅的电连接，其中，背栅仅位于源/漏区中的一个及沟道区下方，而没有位于源/漏区中的另一个下方，所述电连接包括背栅和源/漏区中的所述一个的公共的导电通道。该MOSFET利用非对称的背栅改善了抑制短沟道效应的效果，并且利用公共的导电通道减小了芯片占用面积。

【技术实现步骤摘要】

本专利技术涉及ー种MOSFET及其制造方法，更具体地，涉及ー种具有背栅的MOSFET及其制造方法。
技术介绍
集成电路技术的ー个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例縮小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例縮小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例減少，从而阈值电压随沟道长度减小而下降。Yan 等人在"Scaling the Si MOSFET : From bulk to SOI to bulk" (IEEETrans. Elect. Dev. ,Vol. 39，p. 1704，1992 年 7 月)中提出，在 S0M0SFET 中，通过在氧化物 埋层的下方设置接地面(即接地的背柵)抑制短沟道效应。然而，上述具有背栅的SOI MOSFET在工作中必须接地或偏置于预定的电位，从而需要额外的芯片面积用于提供背栅的电接触，例如用于形成额外的通道和布线。因此，在MOSFET中，仍然期望在提供背栅的同时减小晶片占用面积(footprint)。专利技术本文档来自技高网...

【技术保护点】
一种MOSFET的制造方法，包括：提供SOI晶片，从下至上依次包括半导体衬底、第一绝缘埋层、第一半导体层、第二绝缘埋层和第二半导体层；在第一半导体层中形成背栅；在第二半导体层中形成源/漏区；在第二半导体层上形成栅极；以及提供源/漏区、栅极和背栅的电连接，其中，背栅仅位于源/漏区中的一个及沟道区下方，而没有位于源/漏区中的另一个下方，并且提供电连接包括提供背栅和源/漏区中的所述一个的公共的导电通道。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，梁擎擎，尹海洲，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：