MOSFET的制造方法技术

公开了一种MOSFET的制造方法，包括：在半导体衬底上外延生长第一半导体层；在第一半导体层上外延生长第二半导体层；在第一半导体层和第二半导体层中形成用于限定MOSFET的有源区的浅沟槽隔离；在第二半导体上形成栅叠层和围绕栅叠层的侧墙；以浅沟槽隔离、栅叠层和侧墙为硬掩模在第二半导体层中形成开口；以开口的底面和侧壁为生长籽层，外延生长第三半导体层，其中第三半导体层的材料与第二半导体层的材料不同；以及对第三半导体层进行离子注入以形成源区和漏区。该方法利用由第三半导体层形成的源区和漏区对第二半导体层中的沟道区施加应力。

【技术实现步骤摘要】
【专利摘要】公开了一种MOSFET的制造方法，包括：在半导体衬底上外延生长第一半导体层；在第一半导体层上外延生长第二半导体层；在第一半导体层和第二半导体层中形成用于限定MOSFET的有源区的浅沟槽隔离；在第二半导体上形成栅叠层和围绕栅叠层的侧墙；以浅沟槽隔离、栅叠层和侧墙为硬掩模在第二半导体层中形成开口；以开口的底面和侧壁为生长籽层，外延生长第三半导体层，其中第三半导体层的材料与第二半导体层的材料不同；以及对第三半导体层进行离子注入以形成源区和漏区。该方法利用由第三半导体层形成的源区和漏区对第二半导体层中的沟道区施加应力。【专利说明】MOSFET的制造方法
本专利技术涉及半导体器件的制造方法，更具体地，涉及应力增强的MOSFET的制造方法。
技术介绍
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，在MOSFET的尺寸减小时，半导体材料的性能(例如迁移率)以及MOSFET自身的器件性能(例如阈值电压)均可能变劣。通过向MOSFET的沟道区施加合适的应力，可以提高载流子的迁移率，从而减小导通电阻并提高器件的开关速度。当形成的器件是η型MOSFET时，应当沿着沟道区的纵向方向对沟道区施加拉应力，并且沿着沟道区的横向方向对沟道区施加压应力，以提高作为载流子的电子的迁移率。相反，当晶体管是P型MOSFET时，应当沿着沟道区的纵向方向对沟道区压应力，并且沿着沟道区的横向方向对沟道区施加拉应力，以提高作为载流子的空穴的迁移率。采用与半导体衬底的材料不同的半导体材料形成源区和漏区，可以产生期望的应力。对于η型M0SFET，在Si衬底上形成的S1: C源区和漏区可以作为应力源(stressor)，沿着沟道区的纵向方向对沟道区施加拉应力。对于P型M0SFET，在Si衬底上形成的SiGe源区和漏区可以作为应力源，沿着沟道区的纵向方向对沟道区施加压应力。图1-4示出根据现有技术的方法制造应力增强的MOSFET的各个阶段的半导体结构的示意图，其中在图la、2a、3a、4a中示出了半导体结构沿沟道区的纵向方向的截面图，在图3b、4b中示出了半导体结构沿沟道区的横向方向的截面图，在图lb、2b、3c、4c中示出了半导体结构的俯视图。在图中，线AA表示沿沟道区的纵向方向的截取位置，线BB表示沿沟道区的横向方向的截取位置。该方法开始于图1a和Ib所示的半导体结构，其中，在半导体衬底101中形成浅沟槽隔离102以限定MOSFET的有源区，在半导体衬底101上形成由侧墙105包围的栅叠层，栅叠层包括栅极电介质103和栅极导体104。以浅沟槽隔离102、栅极导体104和侧墙105作为硬掩模，蚀刻半导体衬底101，达到期望的深度，从而在半导体衬底101对应于源区和漏区的位置形成开口，如图2a和2b所/Jn ο在半导体衬底101的位于开口内的暴露表面上，外延生长半导体层106，以形成源区和漏区。半导体衬底101的位于栅极电介质103下方以及源区和漏区之间的一部分将作为沟道区。半导体层106从半导体衬底101的表面开始生长，并且是选择性的。也即，半导体层106在半导体衬底101的不同晶面(crystalline surface)上的生长速率不同。在半导体衬底101由Si组成、以及半导体层106由SiGe组成的示例中，半导体层106在半导体衬底101的{111}晶面上生长最慢。结果，所形成的半导体层106不仅包括与半导体衬底101的表面平行的(100)主表面，而且在与浅沟槽隔离102和侧墙105相邻的位置还包括{111}刻面(facet),这称为半导体层106生长的边缘效应(edge effect),如图3a、3b和3c所示。然而，半导体层106的小刻面是不期望的，因为这导致其自由表面的增加，使得半导体层106中的应力得以释放，从而减小对沟道区施加的应力。进一步地，在半导体层106的表面进行硅化以形成金属硅化物层107，如图4a、4b和4c所不。该娃化消耗半导体层106的一部分半导体材料。由于半导体层106的小刻面的存在，硅化可以沿着小刻面进行，最终可能到达半导体衬底101。然而，半导体衬底101中的硅化是不期望的，因为这可能在结区形成金属硅化物，导致结泄漏的增加。因此，期望在应力增强的MOSFET抑制用于形成源区和漏区的半导体层的边缘效应。
技术实现思路
本专利技术的目的是提供一种提高沟道区应力和/或减小结泄漏的MOSFET的制造方法。根据本专利技术，提供一种MOSFET的制造方法，包括:在半导体衬底上外延生长第一半导体层；在第一半导体层上外延生长第二半导体层；在第一半导体层和第二半导体层中形成用于限定MOSFET的有源区的浅沟槽隔离；在第二半导体上形成栅叠层和围绕栅叠层的侧墙；以浅沟槽隔离、栅叠层和侧墙为硬掩模在第二半导体层中形成开口 ；以开口的底面和侧壁为生长籽层，外延生长第三半导体层，其中第三半导体层的材料与第二半导体层的材料不同；以及对第三半导体层进行离子注入以形成源区和漏区。该方法利用由第三半导体层形成的源区和漏区对第二半导体层中的沟道区施加应力。由于在外延生长时以开口的底面和侧壁为生长籽层，因此第三半导体层可以完全填充第二半导体层的开口。第三半导体层的{111}刻面仅仅位于其继续生长部分中，从而抑制了边缘效应的影响。【专利附图】【附图说明】图1-4示出根据现有技术的方法制造应力增强的MOSFET的各个阶段的半导体结构的示意图，其中在图la、2a、3a、4a中示出了半导体结构沿沟道区的纵向方向的截面图，在图3b、4b中示出了半导体结构沿沟道区的横向方向的截面图，在图lb、2b、3c、4c中示出了半导体结构的俯视图。图5-12示出根据本专利技术的方法的实施例制造应力增强的MOSFET的各个阶段的半导体结构的示意图，其中在图5_8、9a、10a、lla、12a中示出了半导体结构沿沟道区的纵向方向的截面图，在图llb、12b中示出了半导体结构沿沟道区的横向方向的截面图，在图％、10b、llc、12c中示出了半导体结构的俯视图。【具体实施方式】以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域；术语“沟道区的纵向方向”指从源区到漏区和方向，或相反的方向；术语“沟道区的横向方向”在与半导体衬底的主表面平行的平面内与沟道区的纵向方向垂直的方向。例如，对于在{100}硅晶片上形成的M0SFET，沟道区的纵向方向通常沿本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，秦长亮，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：