半导体结构的形成方法以及VDMOS晶体管的形成方法技术

一种半导体器件的形成方法以及VDMOS晶体管的形成方法，所述半导体器件的形成方法包括提供衬底以及位于衬底上的介质层；在所述介质层表面形成光刻胶层；对所述光刻胶层进行曝光显影，同时形成沟槽图形和位于沟槽图形两侧的通孔图形；以光刻胶层为掩模，沿沟槽图形和通孔图形刻蚀介质层，至露出衬底，形成沟槽以及通孔；形成覆盖通孔开口的掩膜层；以光刻胶层和掩膜层为掩模，沿沟槽刻蚀所述衬底，使沟槽达到预定深度。本发明专利技术半导体结构的形成方法减少了掩模的使用次数，提高所形成半导体结构的成品率和器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法以及VDMOS (vertical double diffused M0SFET,垂直双扩散金属氧化物半导体)晶体管的形成方法。
技术介绍
随着半导体工艺的不断发展，集成电路已经从制造在单个芯片上的少数互连器件发展到数百万个器件，当前的集成电路所提供的性能和复杂度已远远超过了当初的想象。而且，随着芯片中集成器件数的增加，同一芯片中插塞或金属互连线也越来越密集。在形成芯片上器件、插塞或金属互连线时，通过光刻工艺在晶圆上形成的图案也越来越密集，这对半导体结构的形成工艺提出了更高的要求。现有形成半导体结构的方法包括如下步骤参考图1，提供半导体基底，所述半导体基底包括衬底和位于衬底上的介质层201 ;所述衬底包括漏极金属层(图未示)、第二扩散层101、外延层103、体区105和第一扩散层107。其中，所述第二扩散层101为重掺杂层，即为漏极区，具有第一导电类型，可通过向多晶硅层进行第一导电类型掺杂离子的离子注入形成；所述外延层103位于所述第二扩散层101上，具有第一导电类型，其掺杂离子浓度低于所述第二扩散层101，具体可本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底以及位于衬底上的介质层；在所述介质层表面形成光刻胶层；对所述光刻胶层进行曝光显影，同时形成沟槽图形和位于沟槽图形两侧的通孔图形；以光刻胶层为掩模，沿沟槽图形和通孔图形刻蚀介质层，至露出衬底，形成沟槽以及通孔；形成覆盖通孔开口的掩膜层；以光刻胶层和掩膜层为掩模，沿沟槽刻蚀所述衬底，使沟槽达到预定深度。

【技术特征摘要】

【专利技术属性】
技术研发人员：楼颖颖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：