MOS晶体管的形成方法技术

一种MOS晶体管的形成方法，包括如下步骤：提供半导体衬底；在所述半导体衬底上形成栅极结构；刻蚀所述半导体衬底，在所述栅极结构之间形第一沟槽，所述第一沟槽底部的宽度大于所述栅极结构之间的间距；刻蚀所述第一沟槽形成第二沟槽；在所述第二沟槽内形成源区、漏区。本技术方案通过改变干法刻蚀的工艺参数，在半导体衬底内形成沟槽，并且所述沟槽的底部较宽，从而避免了后续进行湿法刻蚀时在沟槽底部出现尖角现象。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及ー种MOS晶体管的形成方法。
技术介绍
金属-氧化物-半导体(metal oxide semiconductor, M0S)场效应晶体管作为半导体制造中最基本的器件，广泛应用于各种集成电路中，MOS晶体管分为P沟道型MOS晶体管和N沟道型MOS晶体管。随着半导体器件尺寸的不断减小，在32nm以下制造エ艺中，已经很难通过进ー步减小特征尺寸来提升半导体器件的性能。而对于MOS晶体管而言，通常是采用应变硅技木，在不缩小器件特征尺寸的情况下，提高MOS晶体管的器件性能。目前，应变硅技术主要分为 全局应变和局部应变。其中，全局应变技术是指应カ由衬底产生，且可以覆盖所有制作在衬底上的晶体管区域。例如，可产生全局应变的材料包括绝缘层上锗娃(SiGe On Insulator,SG0I)、锗硅虚拟衬底等。局部应变技术通常是只在半导体器件的局部向半导体沟道区域施加应力。例如，在源漏区注入锗硅(SiGe)或碳化硅(SiC)、双应カ层技术等。但是，现有的局部应变技术还存在不足，以在源漏区注入锗硅(SiGe)为例。參考图I至图4所示的现有技术中在栅极间形成源漏区的剖面示意图。如图I所示，提供半导体衬底10 ;如图2所示，在所述半导体衬底10上形成栅极结构，所述栅极结构包括形成于半导体衬底10上的栅介质层11、形成于栅介质层11上的栅极12以及形成于栅极12周围的侧墙13 ;如图3所示，采用干法刻蚀对半导体衬底10进行刻蚀，在所述栅极结构之间形成沟槽14 ;如图4所示，采用湿法刻蚀对沟槽14继续刻蚀，形成沟槽14'。在后续エ艺中，将在所述沟槽14'内沉积锗硅，形成源区、漏区(图4中未示出)。但是，随着半导体器件尺寸的减小，当所述栅极结构之间的距离较小时，利用上述方法形成的沟槽14'不利于后续沉积锗硅形成源区、漏区，从而导致最終形成MOS晶体管的器件性能较差。更多关于MOS晶体管及其形成方法的技术方案可以參考中国专利申请号为200810202960. O的专利申请文件。
技术实现思路
本专利技术解决的问题是提供ー种MOS晶体管的形成方法，避免在形成源区或漏区的沟槽底部出现尖角现象。为解决上述问题，本专利技术技术方案提供了ー种MOS晶体管的形成方法，包括如下步骤提供半导体衬底；在所述半导体衬底上形成栅极结构；刻蚀所述半导体衬底，在所述栅极结构之间形成第一沟槽；刻蚀所述第一沟槽形成第二沟槽；在所述第二沟槽内形成源区、漏区。可选地，所述刻蚀所述半导体衬底，在所述栅极结构之间形成第一沟槽的方法是干法刻蚀。可选地，所述干法刻蚀的參数如下反应气体包括CF4、Cl2, O2以及Ar，其中所述CF4的气体流量为10-200sCCm、所述Cl2的气体流量为10-200sCCm、所述O2的气体流量为10-50sccm、所述Ar的气体流量为50-200sccm ;反应时间为10s_60s ;反应压カ为IO-IOOmTorr ;偏压为10-200W ;变压器耦合等离子体功率为100-1000W。可选地，刻蚀所述第一沟槽形成第二沟槽的方法为湿法刻蚀。可选地，所述湿法刻蚀的反应溶液包括四甲基氢氧化铵(TMAH)，其浓度为10% -40% ;反应温度为60-90摄氏度。可选地，所述栅极结构包括形成于所述半导体衬底上的栅介质层、形成于所述栅介质层上的栅极以及形成于所述栅极周围的侧墙。 可选地，所述源区、漏区通过沉积锗硅形成。可选地，在刻蚀所述第一沟槽形成第ニ沟槽之后，在所述第ニ沟槽内形成源区、漏区之前，还包括步骤通过回流エ艺对所述半导体衬底进行处理。可选地，所述回流エ艺的反应室为回流炉，所述回流炉内的温度范围在800-850摄氏度。与现有技术相比，本技术方案具有以下优点在形成MOS晶体管的过程中，首先，在半导体衬底上形成栅极结构；然后，在栅极结构之间的半导体衬底内形成沟槽，所述形成沟槽的エ艺分为两个过程先通过干法刻蚀在半导体衬底内形成第一沟槽，所述第一沟槽底部的宽度大于所述栅极结构之间的间距，之后再通过湿法刻蚀对所述第一沟槽继续刻蚀，形成第二沟槽。最后，在所述第二沟槽内形成源区、漏区。由于在半导体衬底内可以形成底部宽度大于栅极结构间距的第一沟槽，从而避免了后续对第一沟槽进行湿法刻蚀形成第二沟槽时，在所述第二沟槽底部出现尖角现象。在本专利技术具体实施例中，提供了一组用于上述干法刻蚀的エ艺參数，如下所示反应气体包括CF4、C12、02以及Ar，其中所述CF4的气体流量为10-200sccm、所述Cl2的气体流量为10-200sccm、所述O2的气体流量为10_50sccm、所述Ar的气体流量为50-200sccm ;反应时间为10s-60s ;反应压カ为IO-IOOmTorr ;偏压为10-200W ;变压器耦合等离子体功率为 100-1000W。通过上述エ艺參数的干法刻蚀，在半导体衬底内可以形成底部宽度大于栅极结构间距的第一沟槽，从而避免了后续对第一沟槽进行湿法刻蚀形成第二沟槽时，在所述第二沟槽底部出现尖角现象。附图说明图I至图5为现有技术中在栅极间形成源漏区的剖面示意图；图6是本专利技术的ー种MOS晶体管的形成方法的具体实施方式的流程示意图；图7至图11是本专利技术形成ー种MOS晶体管的具体实施例的剖面结构示意图。具体实施例方式參考图I-图4，专利技术人发现在形成MOS晶体管的过程中，随着栅极结构之间的间距减小，当采用干法刻蚀对半导体衬底10进行刻蚀时，形成的沟槽14的底部宽度也较小，通常与栅极结构之间的间距相同，在进ー步采用湿法刻蚀继续对所述沟槽14刻蚀时，由于对沟槽14底部的刻蚀速率较快，因此很容易产生如图5所示，在沟槽14'的底部出现尖角15的情形，这对后续沉积锗硅形成源区、漏区会产生不利的影响，导致沉积的锗硅无法完全填满沟槽14'，从而影响MOS晶体管的器件性能。为了使本领域技术人员可以更好的理解本专利技术，下面结合附图以及具体实施例详细说明本专利技术的MOS晶体管及其形成方法。图6为本专利技术的MOS晶体管的形成方法的具体实施方式的流程示意图，參考图6，本专利技术具体实施例的形成MOS晶体管的方法包括步骤SI :提供半导体衬底；步骤S2 :在所述半导体衬底上形成栅极结构；步骤S3 :刻蚀所述半导体衬底，在所述栅极结构之间形成第一沟槽，所述第一沟槽底部的宽度大于所述栅极结构之间的间距； 步骤S4 :刻蚀所述第一沟槽形成第二沟槽；步骤S5 :在所述第二沟槽内形成源区、漏区。进ー步地，如图7至图11为本专利技术的形成ー种MOS晶体管的具体实施例的剖面结构示意图，结合參考图6以及图7至图11详细说明本专利技术具体实施例的形成MOS晶体管的方法。结合參考图6和图7，执行步骤SI，提供半导体衬底20。在本专利技术实施例中，所述半导体衬底20可以是单晶硅或者神化镓等III-V族化合物。结合參考图6和图8，执行步骤S2，在所述半导体衬底20上形成栅极结构。在本专利技术实施例中，所述栅极结构包括位于半导体衬底20上的栅介质层21、位于栅介质层21上的栅极22以及位于所述栅极22周围的侧墙23。在本专利技术实施例中，所述栅介质层21的材料可以为氧化硅，但实际应用中不限于氧化硅，其厚度可根据实际エ艺需要确定。所述栅极22的材料可以是多晶硅或者金属材料(例如，金属铝)，但实际应用中不限于本文档来自技高网...

【技术保护点】
一种MOS晶体管的形成方法，其特征在于，包括如下步骤：提供半导体衬底；在所述半导体衬底上形成栅极结构；刻蚀所述半导体衬底，在所述栅极结构之间形成第一沟槽，所述第一沟槽底部的宽度大于所述栅极结构之间的间距；刻蚀所述第一沟槽形成第二沟槽；在所述第二沟槽内形成源区、漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：李凡，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：