高K金属栅CMOS器件及其形成方法技术

本发明专利技术提供了一种高K金属栅CMOS器件及其形成方法，该方法包括：提供包含NMOS区域和PMOS区域的半导体衬底，其上覆盖有介质层，该介质层在NMOS区域和PMOS区域分别具有第一栅极开口和第二栅极开口；依次沉积高K材料层、第一帽层、阻挡层和NMOS功函数金属层；对该NMOS功函数金属层进行图形化，位于该第一栅极开口底部以及邻近底部的侧壁上的NMOS功函数金属层被保留，其余的NMOS功函数金属层被移除；沉积具有第一厚度的PMOS功函数金属层，该PMOS功函数层覆盖所述阻挡层以及所述第一栅极开口和第二栅极开口的底部和侧壁。本发明专利技术能够消除Al扩散对于PMOS功函数金属层的影响，而且无需增设阻挡层。

【技术实现步骤摘要】

本专利技术涉及高K金属栅CMOS技术，尤其涉及一种高K金属栅CMOS器件及其形成 方法。
技术介绍
金属栅结合高K介质材料的技术被认为是一种颇具发展前景的技术，尤其是对 45nm以下的CMOS工艺而言。CMOS场效应晶体管的金属栅所需要的等效功函数（work function)应当与传统的高掺杂的多晶硅栅接近，对于N型场效应晶体管而言通常是 4.leV~4. 3eV，对于P型场效应晶体管而言通常是4. 7eV~4. 9eV。因此，寻找适当的功函 数对于高K金属栅工艺（HKMG)而言是非常重要的。 目前，TiAl(其功函数约为~4. 2eV)和TiN(其功函数约为~4. 8eV)目前在高K 金属栅工艺中非常流行，因为它们的功函数值对于NM0S晶体管和PM0S晶体管分别是适当 的。 但是，A1在350°C以上开始扩散，在400°C以上时，其扩散将变得非常快而显著。在 目前的后道工艺（BE0L)中的多个工艺步骤都超过350°C，例如最终的合金工艺的温度通常 约为410°C，时间约为30M，在这些工艺步骤中，A1将不可避免地扩散至PM0S功函数金属层 (PWFM，也就是用于PM0S晶体管的功函数金属）中，使得PM0S功函数金属层的功函数值下 降，从而导致较高的阈值电压。 通常，可以在PM0S功函数金属层和NM0S功函数金属层之间增设适当的扩散阻挡 层，以此来消除或减轻A1扩散。但是，随着栅极开口的特征尺寸（CD)的不断减小，栅极开 口的尺寸太小而无法再容置额外的阻挡层。 下面结合图1至图5对现有技术中一种高K金属栅CMOS器件的形成方法做详细 说明。 参考图1，提供半导体衬底10,该半导体衬底10包括NM0S区域和PM0S区域，该半 导体衬底10中可以形成有隔离结构101。该半导体衬底10上形成有介质层11，该介质层 11在NM0S区域具有第一栅极开口 111，在PM0S区域具有第二栅极开口 112。该第一栅极开 口 111和第二栅极开口 112周围的介质层11中可以形成有侧墙113。该第一栅极开口 111 和第二栅极开口 112两侧的半导体衬底10中可以形成有源区114和漏区115。 之后，依次形成高K材料层12、帽层（caplayer) 13和阻挡层（barrierlayer) 14 以及PM0S功函数金属层15。 参考图2,移除NM0S区域内的PM0S功函数金属层15,保留PM0S区域内的PM0S功 函数金属层15。 参考图3,形成硬掩膜层16,并在硬掩膜层16上形成光刻胶层17。利用光刻胶层 17对硬掩膜层16进行图形化，图形化后的硬掩膜层16覆盖NM0S区域并填充在第二栅极开 口 112 中。 利用图形化后的硬掩膜层16对PM0S功函数金属层15进行刻蚀，移除位于阻挡层 14表面上的PMOS功函数金属层15以及第二栅极开口 112侧壁上部的PMOS功函数金属层 15,残留的PM0S功函数金属层15位于第二栅极开口 112的底部以及靠近底部的侧壁上。 参考图4,将光刻胶层和硬掩膜层移除。 参考图5,沉积NM0S功函数金属层16。通常，NM0S功函数金属层16的材料是TiAl。 如前所述，A1在350°C以上开始扩散，在目前的后道工艺（BE0L)中的多个工艺步骤都超过 350°C，因此，A1将不可避免地扩散至下方的PM0S功函数金属层15中，从而影响PM0S功函 数金属层15的功函数值。 为了阻止A1扩散进入PM0S功函数金属层15,可以在PM0S功函数金属层15和 NM0S功函数金属层16之间额外增设一阻挡层以阻止A1的扩散，但是，在较为先进的工艺节 点下，第二栅极开口 112的尺寸将变得非常小，从而没有足够的空间来容置额外的阻挡层。
技术实现思路
本专利技术要解决的技术问题是提供一种高K金属栅CMOS器件及其形成方法，能够消 除A1扩散对于PM0S功函数金属层的影响，而且无需增设阻挡层。 为解决上述技术问题，本专利技术提供了一种高K金属栅CMOS器件的形成方法，包 括： 提供半导体衬底，该半导体衬底上覆盖有介质层，该半导体衬底包括并列的NM0S 区域和PM0S区域，该介质层在所述NM0S区域和PM0S区域分别具有第一栅极开口和第二栅 极开口； 依次沉积高K材料层、第一帽层、阻挡层和NM0S功函数金属层，所述高K材料层覆 盖该介质层并覆盖所述第一栅极开口和第二栅极开口的底部及侧壁，该第一帽层覆盖该高 K材料层，该阻挡层覆盖该第一帽层，该NM0S功函数金属层覆盖该阻挡层； 对所述NM0S功函数金属层进行图形化，位于所述第一栅极开口底部以及邻近底 部的侧壁上的NM0S功函数金属层被保留，其余的NM0S功函数金属层被移除； 沉积具有第一厚度的PM0S功函数金属层，该PM0S功函数层覆盖所述阻挡层以及 所述第一栅极开口和第二栅极开口的底部和侧壁。 根据本专利技术的一个实施例，该方法还包括： 继续沉积所述PM0S功函数金属层以使其厚度增长至第二厚度，或者在所述具有 第一厚度的PM0S功函数金属层上沉积铝扩散阻挡层，所述铝扩散阻挡层的厚度与该第一 厚度之和等于所述第二厚度； 在所述第一栅极开口和第二栅极开口内填充栅电极。 根据本专利技术的一个实施例，对所述NM0S功函数金属层进行图形化包括： 移除所述PM0S区域内的NM0S功函数金属层； 形成硬掩膜层，该硬掩膜层覆盖所述NM0S区域内的NM0S功函数金属层以及所述 PM0S区域内的阻挡层，该硬掩膜层还填充所述第一栅极开口和第二栅极开口； 对所述硬掩膜层进行图形化以移除所述NM0S区域内覆盖在该NM0S功函数金属层 上的硬掩膜层； 以图形化后的该硬掩膜层为掩膜对所述NM0S功函数金属层进行刻蚀，移除所述 NM0S区域内覆盖在该阻挡层上的NM0S功函数金属层以及所述第一栅极开口内邻近开口的 侧壁上的NMOS功函数金属层。 根据本专利技术的一个实施例，形成所述NM0S功函数金属层之后，还包括：原位沉积 第二帽层，该第二帽层覆盖所述NM0S功函数金属层；对所述NM0S功函数金属层进行图形化 时，一并对所述第二帽层进行图形化。 根据本专利技术的一个实施例，所述第二帽层的材料为TiN，所述第二帽层的厚度为 5A.至 1 〇A,, 根据本专利技术的一个实施例，所述NM0S功函数金属层的材料为TiAl。 根据本专利技术的一个实施例，所述PM0S功函数金属层的材料为TiN。 根据本专利技术的一个实施例，所述铝扩散阻挡层的材料为Ta基化合物或Si02。 本专利技术还提供了一种高K金属栅CMOS器件，包括： 半导体衬底，该半导体衬底包括并列的NM0S区域和PM0S区域； 介质层，覆盖在所述半导体衬底上，该介质层在所述NM0S区域和PM0S区域分别具 有第一栅极开口和第二栅极开口； 高K材料层，覆盖该介质层并覆盖所述第一栅极开口和第二栅极开口的底部及侧 壁； 第一帽层，覆盖所述高K材料层； 阻挡层，覆盖所述第一帽层；NM0S功函数金属层，位于所述第一栅极开口底部以及邻近底部的侧壁上；PM0S功函数金属层，覆盖所述阻挡层以及所述第一栅极开口和第二栅极开口的底 部和侧壁； 栅电极，填充在所述第一栅极开口和第二栅极开口内。 根据本专利技术的一个实施例，该PM0S功函数金属层具有第二厚度，或者该PM0S功函 数本文档来自技高网...

【技术保护点】
一种高K金属栅CMOS器件的形成方法，其特征在于，包括：提供半导体衬底，该半导体衬底上覆盖有介质层，该半导体衬底包括并列的NMOS区域和PMOS区域，该介质层在所述NMOS区域和PMOS区域分别具有第一栅极开口和第二栅极开口；依次沉积高K材料层、第一帽层、阻挡层和NMOS功函数金属层，所述高K材料层覆盖该介质层并覆盖所述第一栅极开口和第二栅极开口的底部及侧壁，该第一帽层覆盖该高K材料层，该阻挡层覆盖该第一帽层，该NMOS功函数金属层覆盖该阻挡层；对所述NMOS功函数金属层进行图形化，位于所述第一栅极开口底部以及邻近底部的侧壁上的NMOS功函数金属层被保留，其余的NMOS功函数金属层被移除；沉积具有第一厚度的PMOS功函数金属层，该PMOS功函数层覆盖所述阻挡层以及所述第一栅极开口和第二栅极开口的底部和侧壁。

【技术特征摘要】

【专利技术属性】
技术研发人员：库尔班·阿吾提，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31