具有非晶态金属层的金属栅制造技术

一种特定的半导体器件包括衬底、源极触点、漏极触点和金属栅极。所述衬底包括源极区、漏极区和沟道。所述源极触点耦合到所述源极区。所述漏极触点耦合到所述漏极区。所述金属栅极耦合到所述沟道。所述金属栅极包括非晶态金属层。

Metal grid with amorphous metal layer

A particular semiconductor device includes a substrate, a source contact, a drain contact, and a metal gate. The substrate includes a source region, a drain region, and a channel. The source contacts are coupled to the source region. The drain contacts are coupled to the drain region. The metal gate is coupled to the channel. The metal gate includes an amorphous metal layer.

【技术实现步骤摘要】
【国外来华专利技术】优先权要求本申请要求享受共同拥有的2014年9月24日提交的美国临时专利申请No.62/054,851和2015年2月19日提交的美国非临时专利申请No.14/626,293的优先权，以引用方式将上述申请的全部内容明确地并入本文。
本公开内容总体上涉及具有非晶态金属层的金属栅极。
技术介绍
技术的进步导致更小和更强大的计算设备。例如，包括诸如移动电话和智能电话的无线电话、平板电脑和膝上型电脑在内的各种便携式个人计算设备是小型的、重量轻的且用户容易携带的。这些设备可以通过无线网络来传输语音和数据分组。此外，很多这种设备都并入有另外的功能，例如数码照相机、数码摄像机、数字记录仪和音频文件播放器。此外，这样的设备可以处理可执行指令，其包括能够用于访问互联网的软件应用程序，例如互联网浏览器应用程序。因此，这些设备可以包括显著的计算能力。为了启用这些计算能力，计算设备包括处理器。随着技术的进步，这些处理器包括越来越多的设备(例如，晶体管)，这些设备变得更小。更小的设备(例如，金属栅极晶体管)可以包括更小的金属栅极。与更大的金属栅极相比，更小的金属栅极内的金属晶粒的取向可对功函数有更大的相对影响。可以将功函数定义为从固体表面移除电子的最小能量。金属栅极的功函数可以取决于该金属栅极内的金属晶粒的取向。多晶栅极材料可以在晶粒取向上具有差异。例如，晶粒取向可以在多晶栅极材料形成的金属栅极内发生改变。因此，由多晶栅极材料形成的金属栅极可以具有功函数变化。可以使用非晶态(即，非结晶)金属来形成金属栅极晶体管，以减少功函数变化。用于稳定金属栅极晶体管结构的高温退火可能造成非晶态金属结晶(即，不保持非晶态)。因此，所得到的金属栅极晶体管可能具有功函数变化。功函数变化可能是造成金属栅极晶体管中的阈值电压(Vt)波动的来源。Vt波动可能导致金属栅极晶体管具有更高的供电电压(Vdd)。例如，金属栅极晶体管的Vt的范围可以是从最小Vt到最大Vt。Vdd比最大Vt更高。更高的功函数变化可能导致更高的最大Vt。更高的最大Vt导致更高的Vdd，更高的Vdd通常造成更大的功耗。
技术实现思路
可以在无需执行退火的情况下，利用稳定的材料来形成金属栅极晶体管。使用这样的材料来形成金属栅极晶体管，可以使非晶态金属能够在所得到的金属栅极晶体管中保持非晶态。例如，半导体器件可以包括衬底、源极触点、漏极触点和金属栅极。衬底可以包括源极区、漏极区和沟道。源极触点可以耦合到源极区，漏极触点可以耦合到漏极区。金属栅极可以耦合到沟道。金属栅极可以包括非晶态金属层。非晶态金属层可以具有使非晶态金属层结晶的退火温度。可以在无需执行退火的情况下，利用稳定的材料来形成半导体器件。例如，可以通过在源极区和漏极区上沉积材料(例如，钛(Ti))来形成源极触点和漏极触点，使得非晶态金属层的温度保持在结晶温度之下。因此，半导体器件(例如，金属栅极晶体管)的非晶态金属层可以保持非晶态(由于不退火和不结晶)。因此，金属栅极可以具有减小的功函数变化。例如，可以减少金属栅极的第一部分的第一功函数和金属栅极的第二部分的第二功函数之间的差异。在特定的实施例中，还可以减少横跨多个金属栅极的功函数变化。例如，可以减少第一非晶态金属栅极的第一功函数和第二非晶态金属栅极的第二功函数之间的差异。减小的功函数变化可以导致降低的最大Vt。更低的最大Vt可以导致更低的Vdd和降低的功耗。在特定的方面，一种半导体器件包括衬底、源极触点、漏极触点和金属栅极。衬底包括源极区、漏极区和沟道。源极触点耦合到源极区。漏极触点耦合到漏极区。金属栅极耦合到沟道。金属栅极包括非晶态金属层。在另一个特定的方面，一种制造半导体器件的方法包括在衬底上形成金属栅极。金属栅极包括非晶态金属层。此外，所述方法还包括在衬底的源极区和漏极区上沉积第二材料。沉积第二材料，使得非晶态金属层保持非晶态。在另一个特定的方面，通过包括在衬底上形成金属栅极的工艺来制造半导体器件。金属栅极包括非晶态金属层。此外，所述工艺还包括在衬底的源极区和漏极区上沉积第二材料。沉积第二材料，使得非晶态金属层保持非晶态。所公开的实施例中的至少一个所提供的一个特定优点是具有非晶态金属层的金属栅极。非晶态金属层可以导致减小的功函数变化、更低的供电电压(Vdd)和降低的功耗。在了解了包括以下部分的整个申请之后，本公开内容的其它方面、优点和特征将变得显而易见：附图说明、具体实施方式和权利要求书。附图说明图1是制造电子器件的过程中的至少一个阶段期间的结构的示例性实施例的侧视图的示图；图2是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图3是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图4是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图5是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图6是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图7是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图8是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图9是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图10是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图11是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图12是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图13是图1的结构在制造电子器件的过程中的至少一个阶段期间的侧视图的示图；图14是包括图13的结构的静态随机存取存储器(SRAM)器件的示例性实施例的示图；图15是示出制造半导体器件的方法的流程图；图16是包括具有非晶态金属栅极的半导体器件的无线通信设备的框图；以及图17是用于制造电子器件的制造过程的特定示例性实施例的数据流图，其中所述电子器件包括具有非晶态金属栅极的半导体器件。具体实施方式如本文所描述的，图1-13示出了如在制造电子器件(例如，半导体器件、集成电路器件或者另一种电子器件)的过程的多个阶段期间形成的结构的侧视图。参见图1，公开了如在制造电子器件的过程期间形成的结构的侧视图的示图，其通常被标识为100。可以使用包括第一衬底(例如，硅(Si)鳍状物102)和第二衬底(例如，Si或Si锗(SiGe)鳍状物104)的晶片来形成结构100。结构100可以包括漏极区106、源极区162和沟道116。例如，漏极区106可以包括嵌入在Si鳍状物102的第一部分中的硅磷(SiP)层。源极区162可以包括嵌入在Si鳍状物102的第二部分中的硅磷(SiP)层。沟道116可以包括源极区162和漏极区106之间的Si鳍状物102。结构100可以包括漏极区164、源极区108和沟道118。例如，源极区108可以包括嵌入在Si或SiGe鳍状物104的第一部分中的SiGe层。漏极区164可以包括嵌入在Si或SiGe鳍状物104的第二部分中的SiGe层。沟道118可以包括源极区108和漏极区164之间的Si或SiGe鳍状物104。结构100可以包括位于漏极区106、源极区162、源极区108和漏极区164上的层间电介质(I本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，所述衬底包括源极区、漏极区和沟道；耦合到所述源极区的源极触点；耦合到所述漏极区的漏极触点；以及耦合到所述沟道的金属栅极，所述金属栅极包括非晶态金属层。

【技术特征摘要】
【国外来华专利技术】2014.09.24 US 62/054,851;2015.02.19 US 14/626,2931.一种半导体器件，包括：衬底，所述衬底包括源极区、漏极区和沟道；耦合到所述源极区的源极触点；耦合到所述漏极区的漏极触点；以及耦合到所述沟道的金属栅极，所述金属栅极包括非晶态金属层。2.根据权利要求1所述的半导体器件，其中，所述源极触点和所述漏极触点不包括硅化物材料。3.根据权利要求1所述的半导体器件，其中，所述非晶态金属层未被退火。4.根据权利要求1所述的半导体器件，其中，通过在所述衬底的所述源极区和所述漏极区上沉积钛(Ti)来形成所述源极触点和所述漏极触点，并且其中，沉积所述Ti，使得所述非晶态金属层的温度保持在所述非晶态金属层的结晶温度之下。5.根据权利要求1所述的半导体器件，其中，所述源极触点包括第一钛层，并且所述漏极触点包括第二钛(Ti)层。6.根据权利要求5所述的半导体器件，其中，所述衬底包括硅(Si)鳍状物，其中，所述源极区包括嵌入在所述Si鳍状物的第一部分中的第一硅磷(SiP)层，并且其中，所述漏极区包括嵌入在所述Si鳍状物的第二部分中的第二SiP层。7.根据权利要求6所述的半导体器件，其中，所述源极触点经由第一二氧化钛(TiO2)层耦合到所述第一SiP层，并且所述漏极触点经由第二TiO2层耦合到所述第二SiP层。8.根据权利要求1所述的半导体器件，其中，所述衬底包括硅(Si)鳍状物，其中，所述源极区包括嵌入在所述Si鳍状物的第一部分中的第一硅锗(SiGe)层，并且其中，所述漏极区包括嵌入在所述Si鳍状物的第二部分中的第二SiGe层。9.根据权利要求1所述的半导体器件，其中，所述衬底包括硅锗(SiGe)鳍状物，其中，所述源极区包括嵌入在所述SiGe鳍状物的第一部分中的第一SiGe层，并且其中，所述漏极区包括嵌入在所述SiGe鳍状物的第二部分中的第二SiGe层。10.根据权利要求1所述的半导体器件，其中，所述非晶态金属层包括金属、金属合金或金属间化合物层，并且其中，所述非晶态金属层包括钨(W)、钽(Ta)、铝(Al)、钴(Co)、钛(Ti)和铂(Pt)中的至少一种。11.根据权利要求10所述的半导体器件，其中，所述非晶态金属层包括硅(Si)、碳(C)和氮(N)中的至少一种。12.一种制造半导体器件的方法，包括：在衬底上形成金属栅极，所述金属栅极包括非晶态金属层；以及在所述衬底的源极区和漏极区上沉积第二材料，沉积所述第二材料，使得所述非晶态金属层保持非晶态。13.根据权利要求12所述的方法，其中，形成所述金属栅极包括：从所述衬底中去除非晶硅(Si)虚设栅极，在所述衬底上形成二氧化硅(SiO2)层，以及在所述SiO2层上沉积高介电常数(高K)层，其中，所述衬底包括Si鳍状物。14.根据权利要求13所述的方法，其中...

【专利技术属性】
技术研发人员：J·J·徐，Z·王，K·里姆，S·S·宋，C·F·叶，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US