一种半导体器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成若干相互间隔的鳍片以及覆盖所述鳍片底部的隔离材料层，其中，所述鳍片的表面形成有衬垫层；步骤S2：在所述隔离材料层以及露出的所述衬垫层上依次形成第一蚀刻停止层和第二蚀刻停止层；步骤S3：对所述隔离材料层上的水平方向上的所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，以改变所述隔离材料层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率；步骤S4：去除所述衬垫层上的所述第二蚀刻停止层；步骤S5：去除露出的所述第一蚀刻停止层和所述衬垫层，同时去除剩余的所述第二蚀刻停止层。

Semiconductor device and its preparing method and electronic device

The invention relates to a semiconductor device, a preparation method thereof, and an electronic device. The method comprises the steps of: providing a semiconductor substrate, S1 forming a plurality of spaced fins and the fin cover at the bottom of the isolation material layer, wherein the semiconductor substrate, a spacer layer formed on the surface of the fin; step S2: in the isolation of the pad layer and material layer on the exposed in order to form a first etch stop layer and the second etch stop layer; step S3: the second etching of the insulating material layer on the horizontal direction of the stop layer and the first etching stop layer by ion implantation, in order to change the isolation material layer on the first etch stop layer and the second etching stop the etching rate of layer; step S4: the removal of the second etching the pad layer on the stop layer; step S5: remove exposed the first etch stop layer and the liner layer, and removing the left The second etch stop layer.

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，短沟道效应成为影响器件性能的一个关键因素，相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET器件制备过程中通常先蚀刻形成鳍片并在鳍片(通常上窄下宽)上形成虚拟栅极介电层，然后沉积隔离材料层并回蚀刻，以形成目标高度的鳍片，在后续的制备过程中在去除虚拟栅极介电层的过程中通过会蚀刻去除部分所述隔离材料层，从而使所述鳍片底部尺度减小，从而使沟道停止离子注入更多的扩散至沟道中，降低了器件的性能。此外，在所述FinFET器件制备过程中，鳍片底部的宽度越大器件的短沟道效应越小，所述鳍片底部尺度减小，短沟道效应越严重，因此在器件制备过程中如何防止隔离材料层的损失，对于增强FinFET器件的良率和性能具有重要的作用。因此目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成若干相互间隔的鳍片以及覆盖所述鳍片底部的隔离材料层，其中，所述鳍片的表面形成有衬垫层；步骤S2：在所述隔离材料层以及露出的所述衬垫层上依次形成第一蚀刻停止层和第二蚀刻停止层，以覆盖所述隔离材料层和所述衬垫层；步骤S3：对所述隔离材料层上的水平方向上的所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，以使所述隔离材料层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率与所述衬垫层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率不同；步骤S4：去除所述衬垫层上的所述第二蚀刻停止层，以露出所述第一蚀刻停止层；步骤S5：去除露出的所述第一蚀刻停止层和所述衬垫层，以露出所述鳍片，同时去除剩余的所述第二蚀刻停止层，以露出所述隔离材料层上的所述第一蚀刻停止层。可选地，在所述步骤S3中，对所述第二蚀刻停止层和所述第一蚀刻停止层进行硅离子注入，以改变水平方向上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率。可选地，以竖直方向对所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，所述离子注入方向的倾斜角度为0。可选地，所述第一蚀刻停止层选用氮化物。可选地，所述第二蚀刻停止层选用氧化物。可选地，所述步骤S1包括：步骤S11：提供所述半导体衬底，在所述半导体衬底上形成垫氧化物层，其中，所述半导体衬底包括NMOS区域和PMOS区域；步骤S12：在所述NMOS区域中执行第一类型离子注入，以形成P阱，在所述PMOS区域中执行第二类型离子注入，以形成N阱；步骤S13：在所述半导体衬底上形成图案化的掩膜层并以所述掩膜层为掩膜蚀刻所述半导体衬底，以分别在所述NMOS区域和所述PMOS区域形成所述鳍片。可选地，所述步骤S1还包括：步骤S14：在所述鳍片的表面形成所述衬垫层，以覆盖所述鳍片；步骤S15：沉积隔离材料层，以覆盖所述衬垫层；步骤S16：回蚀刻所述隔离材料层，以露出部分所述鳍片侧壁上的所述衬垫层。可选地，所述步骤S1还包括：步骤S17：对所述隔离材料层覆盖的所述鳍片进行沟道停止离子注入；步骤S18：去除所述鳍片上的所述掩膜层并进行退火。本专利技术还提供了一种如上述的方法制备得到的半导体器件。本专利技术还提供了一种电子装置，包括上述的半导体器件。本专利技术为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在蚀刻所述隔离材料层形成目标高度的鳍片之后，在所述鳍片以及所述隔离材料层上形成第一蚀刻停止层和第二蚀刻停止层，并对第一蚀刻停止层和第二蚀刻停止层进行垂直的离子注入，以改变水平方向上的所述第一蚀刻停止层和第二蚀刻停止层的蚀刻速率，使其与竖直方向上的所述第一蚀刻停止层和第二蚀刻停止层的蚀刻速率不同，最后去除竖直方向上所述鳍片侧壁上的所述第一蚀刻停止层和第二蚀刻停止层，保留水平方向上的所述第一蚀刻停止层和第二蚀刻停止层，以保护所述隔离材料层，最后去除所述鳍片上的所述衬垫层或者虚拟栅极介电层，在该过程中第一蚀刻停止层和第二蚀刻停止层保护所述隔离材料层不受损坏。本专利技术通过所述方法避免了在制备过程中蚀刻去除部分所述隔离材料层，从而使所述鳍片底部尺度减小，降低了器件的性能的问题，进一步提高了半导体器件的性能和良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1a-1l为本专利技术中所述半导体器件的制备过程示意图；图2为制备本专利技术所述半导体器件的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成若干相互间隔的鳍片以及覆盖所述鳍片底部的隔离材料层，其中，所述鳍片的表面形成有衬垫层；步骤S2：在所述隔离材料层以及露出的所述衬垫层上依次形成第一蚀刻停止层和第二蚀刻停止层，以覆盖所述隔离材料层和所述衬垫层；步骤S3：对所述隔离材料层上的水平方向上的所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，以使所述隔离材料层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率与所述衬垫层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率不同；步骤S4：去除所述衬垫层上的所述第二蚀刻停止层，以露出所述第一蚀刻停止层；步骤S5：去除露出的所述第一蚀刻停止层和所述衬垫层，以露出所述鳍片，同时去除剩余的所述第二蚀刻停止层，以露出所述隔离材料层上的所述第一蚀刻停止层。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成若干相互间隔的鳍片以及覆盖所述鳍片底部的隔离材料层，其中，所述鳍片的表面形成有衬垫层；步骤S2：在所述隔离材料层以及露出的所述衬垫层上依次形成第一蚀刻停止层和第二蚀刻停止层，以覆盖所述隔离材料层和所述衬垫层；步骤S3：对所述隔离材料层上的水平方向上的所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，以使所述隔离材料层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率与所述衬垫层上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率不同；步骤S4：去除所述衬垫层上的所述第二蚀刻停止层，以露出所述第一蚀刻停止层；步骤S5：去除露出的所述第一蚀刻停止层和所述衬垫层，以露出所述鳍片，同时去除剩余的所述第二蚀刻停止层，以露出所述隔离材料层上的所述第一蚀刻停止层。2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，对所述第二蚀刻停止层和所述第一蚀刻停止层进行硅离子注入，以改变水平方向上的所述第一蚀刻停止层和所述第二蚀刻停止层的蚀刻速率。3.根据权利要求1所述的方法，其特征在于，以竖直方向对所述第二蚀刻停止层和所述第一蚀刻停止层进行离子注入，所述离子注入方向的倾斜角度为0。4.根据权利要求1所述的方法...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31