【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿甚至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连线逐渐取代铝互连线。与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容(rc)延迟，改善电迁移，提高器件稳定性。
2、然而，现有技术中在金属层互连的过程中仍存在诸多问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的可靠性和性能。
2、为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有第一导电层，且所述衬底暴露出所述第一导电层的顶部表面；在所述衬底上形成介质层；在所述介质层上形成掩膜结构，所述掩膜结构包括第一掩膜层、以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同，且所述第一掩膜层的厚度小于所述第二掩膜层的厚度；对所述掩膜结构和所述介质层进行图形化处理，在所述介质层内形成初始导电开口，所述初始导电开口在所述衬底上的投影与所述第一导电层在所述衬底上的投影具有重叠区域，且所述初始导电开口未暴露出所述第一导电层的顶部表面；采用第一刻蚀工艺去除所述第二掩膜
3、可选的，所述第一掩膜层包括：单层结构或多层结构；当所述第一掩膜层为单层结构时，所述第一掩膜层的材料与所述第二掩膜层的材料不同；当所述第一掩膜层为多层结构时，所述第一掩膜层中与所述第二掩膜层相接触的膜层的材料与所述第二掩膜层的材料不同。
4、可选的，所述第一掩膜层的材料包括：氧化钛和氮化钛中的一种或两种；所述第二掩膜层的材料包括：氮化钛。
5、可选的，所述第一掩膜层的厚度为30埃～60埃。
6、可选的，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。
7、可选的，所述第一刻蚀工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀溶液包括：h2o2溶液。
8、可选的，所述第二刻蚀工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括：含氟刻蚀气体。
9、可选的，所述第一导电层的材料包括：钨。
10、可选的，所述第二导电层的形成方法包括：在所述导电开口内和所述第一掩膜层上形成导电材料层；对所述导电材料层进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述第二导电层。
11、可选的，所述第二导电层的材料包括：铜。
12、可选的，所述衬底包括：基底、位于所述基底上的器件层，所述器件层内具有若干器件结构、以及位于所述器件层上的电互连层，所述第一导电层位于所述电互连层内，所述电互连层暴露出所述第一导电层的顶部表面。
13、可选的，所述器件结构包括：晶体管、电容、电阻和电感中的一种或多种。
14、可选的，所述第一导电层为金属插塞，所述第二导电层为金属线；或者所述第一导电层为金属线，所述第二导电层为金属插塞。
15、相应的，本专利技术技术方案中还提供一种半导体结构，包括：衬底，所述衬底内具有第一导电层，且所述衬底暴露出所述第一导电层的顶部表面；位于所述衬底上的介质层；位于所述介质层上的掩膜结构，所述掩膜结构包括第一掩膜层、以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同，且所述第一掩膜层的厚度小于所述第二掩膜层的厚度；位于所述介质层内的初始导电开口，所述初始导电开口在所述衬底上的投影与所述第一导电层在所述衬底上的投影具有重叠区域，且所述初始导电开口未暴露出所述第一导电层的顶部表面。
16、可选的，所述第一掩膜层包括：单层结构或多层结构；当所述第一掩膜层为单层结构时，所述第一掩膜层的材料与所述第二掩膜层的材料不同；当所述第一掩膜层为多层结构时，所述第一掩膜层中与所述第二掩膜层相接触的膜层的材料与所述第二掩膜层的材料不同。
17、可选的，所述第一掩膜层的材料包括：氧化钛和氮化钛中的一种或两种；所述第二掩膜层的材料包括：氮化钛。
18、可选的，所述第一掩膜层的厚度为30埃～60埃。
19、可选的，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。
20、可选的，所述第一导电层的材料包括：钨。
21、可选的，所述第一导电层包括：金属插塞或金属线。
22、与现有技术相比，本专利技术的技术方案具有以下优点：
23、本专利技术技术方案的半导体结构的形成方法中，在所述介质层上形成掩膜结构，所述掩膜结构包括第一掩膜层、以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同，且所述第二掩膜层的厚度大于所述第一掩膜层的厚度。通过形成双层掩膜层，使得在去除所述第二掩膜层之后，在采用第二刻蚀工艺继续刻蚀所述初始导电开口时，利用所述第一掩膜层仍能够进行定义所述导电开口的形貌，使得最终形成的所述导电开口的形貌可控，进而提升最终形成的半导体结构的可靠性。另外，由于所述第一掩膜层的厚度小于所述第二掩膜层的厚度，使得所述第一掩膜层对所述导电开口的深宽比影响较小，降低形成的所述第二导电层内具有空腔的风险，进而提升最终形成的半导体结构的性能。
24、进一步，所述第一掩膜层的厚度为30埃～60埃。当所述第一掩膜层的厚度小于30埃时，所述第一掩膜层的厚度较薄，无法保证作为掩膜层精准定义图形形貌的功能，容易导致所述导电开口的形貌不可控；当所述第一掩膜层的厚度大于60埃时，所述第一掩膜层的厚度较厚，使得所述导电开口的深宽比增加较大，容易使得所述第二导电层内形成空腔，进而影响最终形成的半导体结构的性能。
25、进一步，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。当所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距小于50埃时，在后续采用第一刻蚀工艺去除所述第二掩膜层的过程中，含有h2o2的溶液容易将所述渗透穿过所述介质层，进而对所述第一导电层造成损伤；当所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距大于150埃时，在后续采用第二刻蚀工艺继续刻蚀所述初始导电开口过程中，容易将保留的所述第一掩膜层完全耗损，进而影响最终形成的导电开口的形貌。
26、本专利技术技术方案的半导体结构中，包括：位于所述介质层上的掩膜结构，所述掩膜结构包括第一掩膜层、以及位于所述第一掩膜层上的第二掩膜层，所述第一掩膜层与所述第二掩膜层的材料不同，且所述第一本文档来自技高网...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一掩膜层包括：单层结构或多层结构；当所述第一掩膜层为单层结构时，所述第一掩膜层的材料与所述第二掩膜层的材料不同；当所述第一掩膜层为多层结构时，所述第一掩膜层中与所述第二掩膜层相接触的膜层的材料与所述第二掩膜层的材料不同。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括：氧化钛和氮化钛中的一种或两种；所述第二掩膜层的材料包括：氮化钛。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一掩膜层的厚度为30埃～60埃。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一刻蚀工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀溶液包括：H2O2溶液。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二刻蚀工艺包
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：钨。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的形成方法包括：在所述导电开口内和所述第一掩膜层上形成导电材料层；对所述导电材料层进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述第二导电层。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的材料包括：铜。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底包括：基底、位于所述基底上的器件层，所述器件层内具有若干器件结构、以及位于所述器件层上的电互连层，所述第一导电层位于所述电互连层内，所述电互连层暴露出所述第一导电层的顶部表面。
12.如权利要求11所述半导体结构的形成方法，其特征在于，所述器件结构包括：晶体管、电容、电阻和电感中的一种或多种。
13.如权利要求11所述半导体结构的形成方法，其特征在于，所述第一导电层为金属插塞，所述第二导电层为金属线；或者所述第一导电层为金属线，所述第二导电层为金属插塞。
14.一种半导体结构，其特征在于，包括：
15.如权利要求14所述半导体结构，其特征在于，所述第一掩膜层包括：单层结构或多层结构；当所述第一掩膜层为单层结构时，所述第一掩膜层的材料与所述第二掩膜层的材料不同；当所述第一掩膜层为多层结构时，所述第一掩膜层中与所述第二掩膜层相接触的膜层的材料与所述第二掩膜层的材料不同。
16.如权利要求15所述半导体结构，其特征在于，所述第一掩膜层的材料包括：氧化钛和氮化钛中的一种或两种；所述第二掩膜层的材料包括：氮化钛。
17.如权利要求14所述半导体结构，其特征在于，所述第一掩膜层的厚度为30埃～60埃。
18.如权利要求14所述半导体结构的形成方法，其特征在于，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。
19.如权利要求14所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：钨。
20.如权利要求14所述半导体结构的形成方法，其特征在于，所述第一导电层包括：金属插塞或金属线。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一掩膜层包括：单层结构或多层结构；当所述第一掩膜层为单层结构时，所述第一掩膜层的材料与所述第二掩膜层的材料不同；当所述第一掩膜层为多层结构时，所述第一掩膜层中与所述第二掩膜层相接触的膜层的材料与所述第二掩膜层的材料不同。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括：氧化钛和氮化钛中的一种或两种；所述第二掩膜层的材料包括：氮化钛。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一掩膜层的厚度为30埃～60埃。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述初始导电开口的底部表面与所述第一导电层的顶部表面之间的间距为：50埃～150埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一刻蚀工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的刻蚀溶液包括：h2o2溶液。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二刻蚀工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的刻蚀气体包括：含氟刻蚀气体。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一导电层的材料包括：钨。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的形成方法包括：在所述导电开口内和所述第一掩膜层上形成导电材料层；对所述导电材料层进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述第二导电层。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二导电层的材料包括：铜。
1...
【专利技术属性】
技术研发人员：吴轶超，金吉松，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。