CMOS结构及其制备方法技术

本发明专利技术提出了一种CMOS结构及其制备方法，在PMOS器件区和NMOS器件区中分别形成源漏外延材料的同时，还使用氘气作为载气，从而能够使氘原子存储在源漏外延材料的间隙中，作为杂质，由于形成的源漏外延材料作为源漏极，其均十分靠近栅极，在栅介质层形成的过程中，氘能够扩散出，并与栅介质层与衬底之间界面处的悬空键进行结合，形成较为稳定的结构，从而避免载流子的穿透，降低热载流子效应，提高器件的性能及可靠性。

CMOS structure and preparation method thereof

The invention provides a CMOS structure and a preparation method thereof, in the PMOS device and NMOS device are respectively formed in the source drain extension materials at the same time, also use deuterium gas as the carrier gas, which can make the gap as an impurity atom of deuterium storage leakage epitaxial materials at the source, the source and drain, due to the formation of epitaxial material as the source drain, which are very close to the gate, the gate dielectric layer is formed in the process of deuterium can diffusion, and combined with the dangling bonds at the interface between the dielectric layer and the substrate, forming a relatively stable structure, so as to avoid carrier penetration, reduce the hot carrier effect, improve the performance and reliability of devices.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种CMOS结构及其制备方法。
技术介绍
金属氧化物半导体(MOS)晶体管是集成电路中最重要的有源器件之一，其中，以NMOS晶体管和PMOS晶体管互补形成的CMOS结构是深亚微米超大集成电路的组成单元。为了提高MOS晶体管的载流子迁移率，现有技术通常在沟道区引入应力，通过改变沟道区半导体衬底的晶格结构来提高载流子的迁移率。现有的应变引入技术通常包括：源漏外延锗硅技术、应力刻蚀阻挡层技术、应变记忆技术和应力临近技术等，由于一种应变技术形成产生的应力有限，为了提高沟道区的应力，通常采用几种应变引入技术同时对MOS晶体管的沟道区产生应力。在半导体器件的制备过程中，应力能够改变硅材料的能带隙和载流子迁移率，从而提高MOS器件的性能，因此，增加应力提高MOS器件性能的技术已经成为越来越普遍的方法。载流子的迁移率增加，能够提高驱动电流，进而显著的提高CMOS器件的性能。例如，嵌入的锗硅技术能够对PMOS晶体管的沟道提供压应力(Compressivestress)，从而增加空洞载流子的迁移率，进而提高PMOS晶体管的性能。然而，现有的CMOS器件中在不同薄膜的界面层，尤其是栅介质层与沟道处通常会存在较多的悬空键，该悬空键能够去除电荷载体或者引入不必要的电荷载体。悬空键主要发生在表面或器件的界面，同时其也能够发生在空缺、微孔隙等处，其也与杂质相关。通常悬空键过多会造成衬底的漏电流偏大，影响器件的整体性能。
技术实现思路
本专利技术的目的在于提供一种CMOS结构及其制备方法，能够减少悬空键的数量，降低热载流子效应，提高CMOS的性能。为了实现上述目的，本专利技术提出了一种CMOS的制备方法，包括步骤：提供衬底，所述衬底上包括PMOS器件区和NMOS器件区，所述PMOS器件区和NMOS器件区由浅沟槽隔离结构隔离开；在所述PMOS器件区和NMOS器件区上均形成有栅极、侧墙、栅介质层及源漏凹槽，其中，所述栅介质层形成在所述衬底上，所述栅极形成在所述栅介质层上，所述侧墙形成在所述栅极的两侧，所述源漏凹槽分别位于所述栅极两侧的衬底中；分别在所述PMOS器件区的源漏凹槽和NMOS器件区的源漏凹槽中形成源漏外延材料，在形成所述源漏外延材料时，使用的载流气体包括氘气。进一步的，在所述的CMOS的制备方法中，位于所述PMOS器件区的源漏凹槽为Σ形。进一步的，在所述的CMOS的制备方法中，所述PMOS器件区的源漏凹槽采用干法刻蚀形成。进一步的，在所述的CMOS的制备方法中，所述PMOS器件区的源漏凹槽采用湿法刻蚀形成。进一步的，在所述的CMOS的制备方法中，所述湿法刻蚀采用的溶液为NH3和H2O的混合溶液、KOH溶液或TMAH(tetramethylazaniumhydroxide)溶液。进一步的，在所述的CMOS的制备方法中，所述湿法刻蚀的反应温度范围为20摄氏度～100摄氏度，反应时间为30s～400s。进一步的，在所述的CMOS的制备方法中，形成在PMOS器件区的源漏外延材料为锗硅。进一步的，在所述的CMOS的制备方法中，形成锗硅所采用的反应气体为GeH4与SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或Si(CH3)4中的一种或者多种混合。进一步的，在所述的CMOS的制备方法中，所述GeH4的流量或者SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或Si(CH3)4中的一种气体的流量均为10sccm～800sccm。进一步的，在所述的CMOS的制备方法中，位于所述NMOS器件区的源漏凹槽为U形。进一步的，在所述的CMOS的制备方法中，所述NMOS器件区的源漏凹槽采用干法刻蚀形成。进一步的，在所述的CMOS的制备方法中，所述干法刻蚀采用的气体为Cl2和Ar的混合气体。进一步的，在所述的CMOS的制备方法中，所述NMOS器件区的源漏凹槽采用湿法刻蚀形成。进一步的，在所述的CMOS的制备方法中，形成在NMOS器件区的源漏外延材料为SiC。进一步的，在所述的CMOS的制备方法中，形成SiC所采用的反应气体为SiH4和H2与C3H8或CH4的混合气体。进一步的，在所述的CMOS的制备方法中，形成源漏外延材料所采用的载气为氘气、氘气和氢气的混合气体或氘气、氢气和氩气的混合气体。进一步的，在所述的CMOS的制备方法中，形成源漏外延材料所采用的选择性刻蚀气体为HCl或者Cl2。进一步的，在所述的CMOS的制备方法中，所述选择性刻蚀气体的流量范围为10sccm～800sccm。进一步的，在所述的CMOS的制备方法中，形成源漏外延材料时的温度范围是600摄氏度～1200摄氏度。进一步的，在所述的CMOS的制备方法中，形成外延材料时的压强范围是1Torr～500Torr。在本专利技术中，还提出了一种CMOS结构，采用如上文所述的CMOS的制备方法制备而成，所述CMOS结构包括：PMOS器件区和NMOS器件区，其中，在所述PMOS器件区和NMOS器件区上均形成有栅极、侧墙、栅介质层及源漏外延材料，所述栅介质层形成在所述衬底上，所述栅极形成在所述栅介质层上，所述侧墙形成在所述栅极的两侧，形成在源漏凹槽内的源漏外延材料分别位于所述栅极两侧的衬底中，所述栅介质层与所述衬底界面处存在氘原子。与现有技术相比，本专利技术的有益效果主要体现在：在PMOS器件区和NMOS器件区中分别形成源漏外延材料的同时，还使用氘气作为载气，从而能够使氘原子存储在源漏外延材料的间隙中，作为杂质，由于形成的源漏外延材料作为源漏极，其均十分靠近栅极，在栅介质层形成的过程中，氘能够扩散出，并与栅介质层与衬底之间界面处的悬空键进行结合，形成较为稳定的结构，从而避免载流子的穿透，降低热载流子效应，提高器件的性能及可靠性。附图说明图1为本专利技术一实施例中CMOS的制备方法的流程图；图2为本专利技术一实施例中CMOS结构的剖面示意图。具体实施方式下面将结合示意图对本专利技术的CMOS结构及其制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图1，在本实施例中，提出了一种CMOS的制备方法，包括步骤：S100：提供衬底，所述衬底上包括PMOS器件区和NMOS器件区，所述PMOS器件区和NMOS器件区由浅沟槽隔离结构隔离开；S200：在所述PMOS器件区和NMOS器件区均上形成有栅极、侧墙、栅介质层及本文档来自技高网...

【技术保护点】
一种CMOS的制备方法，其特征在于，包括步骤：提供衬底，所述衬底上包括PMOS器件区和NMOS器件区，所述PMOS器件区和NMOS器件区由浅沟槽隔离结构隔离开；在所述PMOS器件区和NMOS器件区上均形成有栅极、侧墙、栅介质层及源漏凹槽，其中，所述栅介质层形成在所述衬底上，所述栅极形成在所述栅介质层上，所述侧墙形成在所述栅极的两侧，所述源漏凹槽分别位于所述栅极两侧的衬底中；分别在所述PMOS器件区的源漏凹槽和NMOS器件区的源漏凹槽中形成源漏外延材料，在形成所述源漏外延材料时，使用的载流气体包括氘气。

【技术特征摘要】
1.一种CMOS的制备方法，其特征在于，包括步骤：提供衬底，所述衬底上包括PMOS器件区和NMOS器件区，所述PMOS器件区和NMOS器件区由浅沟槽隔离结构隔离开；在所述PMOS器件区和NMOS器件区上均形成有栅极、侧墙、栅介质层及源漏凹槽，其中，所述栅介质层形成在所述衬底上，所述栅极形成在所述栅介质层上，所述侧墙形成在所述栅极的两侧，所述源漏凹槽分别位于所述栅极两侧的衬底中；分别在所述PMOS器件区的源漏凹槽和NMOS器件区的源漏凹槽中形成源漏外延材料，在形成所述源漏外延材料时，使用的载流气体包括氘气。2.如权利要求1所述的CMOS的制备方法，其特征在于，位于所述PMOS器件区的源漏凹槽为Σ形。3.如权利要求2所述的CMOS的制备方法，其特征在于，所述PMOS器件区的源漏凹槽采用干法刻蚀形成。4.如权利要求2所述的CMOS的制备方法，其特征在于，所述PMOS器件区的源漏凹槽采用湿法刻蚀形成。5.如权利要求4所述的CMOS的制备方法，其特征在于，所述湿法刻蚀采用的溶液为NH3和H2O的混合溶液、KOH溶液或TMAH溶液。6.如权利要求6所述的CMOS的制备方法，其特征在于，所述湿法刻蚀的反应温度范围为20摄氏度～100摄氏度，反应时间为30s～400s。7.如权利要求1所述的CMOS的制备方法，其特征在于，形成在PMOS器件区的源漏外延材料为锗硅。8.如权利要求7所述的CMOS的制备方法，其特征在于，形成锗硅所采用的反应气体为GeH4与SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或Si(CH3)4中的一种或者多种混合。9.如权利要求8所述的CMOS的制备方法，其特征在于，所述GeH4的流
\t量或者SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或Si(CH3)4中的一种气体的流量均为10sccm～800sccm。10.如权利要求1所述的CMOS的制备方法，其特征...

【专利技术属性】
技术研发人员：肖德元，张汝京，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海;31