半导体结构及其制造方法技术

本发明专利技术公开一种半导体结构及其制造方法。所述半导体结构包括基板及MEMS结构。基板包括CMOS结构。MEMS结构形成在基板上并相邻于CMOS结构。MEMS结构连接至CMOS结构。MEMS结构包括薄膜及背板。基板具有对应MEMS结构的空腔。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构及其制造方法。特别是涉及一种包括微机电系统(microelectromechanical systems,MEMS)结构的半导体结构及其制造方法。
技术介绍
MEMS是结合电性元件及机械元件的微小整合装置或系统。MEMS的尺寸可从次微米等级到毫米等级。典型的MEMS可包括处理数据的中央单元(微处理器)及数个与环境产生作用的元件(例如微型感测器)。MEMS的应用例子包括麦克风、超音波探测仪及流量计等等。
技术实现思路
在本专利技术中，提供一种包括MEMS结构的半导体结构及其制造方法。根据一些实施例，半导体结构包括基板及MEMS结构。基板包括互补式金属氧化物半导体(CMOS)结构。MEMS结构形成在基板上并相邻于CMOS结构。MEMS结构连接至CMOS结构。MEMS结构包括薄膜(membrane)及背板(backplate)。薄膜是由掺杂多晶硅制成。基板具有对应MEMS结构的空腔(cavity)。根据一些实施例，半导体结构的制造方法包括下列步骤。首先，提供基板及暂时性基板。基板包括CMOS结构。暂时性基板包括乘载层、薄膜层及用于MEMS结构的背板。接合暂时性基板及基板。通过图案化薄膜层形成用于MEMS结构的薄膜。将薄膜及背板连接至CMOS结构。接着，在基板中形成对应MEMS结构的空腔。为了让本专利技术的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：附图说明图1A～图1B为一实施例的半导体结构的示意图；图2A～图2F为一实施例的半导体结构制造方法的示意图。附图标记100：半导体结构102：基板104：CMOS结构106：MEMS结构108：空腔110：薄膜112：背板114：穿孔116：穿孔118：电极层120：支撑层122：气隙124：电极层126：介电层128：通孔130：导电层202：基板204：暂时性基板206：CMOS结构208：基底210：乘载层212：薄膜2120：薄膜层212h：穿孔214：背板214h：穿孔216：电极层218：支撑层220：氧化物222：牺牲层224：停止层226：介电层228：通孔230：导电层232：硬掩模层232o：开口234：保护层236：开口238：空腔240：气隙具体实施方式请参照图1A～图1B，其绘示根据一实施例的半导体结构100，其中图1B绘示图1A的一部分的底部视角图(如箭头所指示)。半导体结构100包括基板102。基板102包括CMOS结构104。半导体结构100还包括MEMS结构106。MEMS结构106形成在基板102上并相邻于CMOS结构104。MEMS结构106连接至CMOS结构104。MEMS结构106包括薄膜110及背板112。基板102具有对应MEMS结构106的空腔108。更具体地说，关于MEMS结构106，薄膜110可由金属或掺杂多晶硅制成，为了得到更好的效能，优选地是由掺杂多晶硅制成。掺杂物可为磷(这适用于本说明书中所提及的所有掺杂多晶硅)。可调整掺杂浓度以改变薄膜特性。薄膜110可具有多个穿孔114。背板112可具有多个穿孔116，并包括电极层118及支撑电极层118的支撑层120。电极层118可由金属或掺杂多晶硅制成。支撑层120可由氮化物制成。MEMS结构106还可包括气隙122，位于薄膜110及背板112之间。至于CMOS结构104，其可包括电极层124及介电层126。CMOS结构104用于控制MEMS结构106。半导体结构100还可包括通孔128及导电层130，形成于MEMS结构106及CMOS结构104之上。薄膜110及背板112通过通孔128及导电层130连接至CMOS结构104。通孔128及导电层130可由铂(Pt)或硅化铝(AlSi)
等等制成。以下将说明根据一实施例的半导体结构制造方法。尽管使用了不同的附图标记，以相同名称指示的元件具有如上所述的特征，即使该特征并未被再次重复仍是如此。请参照图2A，提供基板202及暂时性基板204。基板202包括CMOS结构206。基板202还可包括基底208，例如晶片。CMOS结构206形成于所述晶片上。暂时性基板204包括乘载层210、薄膜层2120及用于MEMS结构的背板214。乘载层210可为晶片。薄膜层2120可由金属或掺杂多晶硅制成，优选地是由掺杂多晶硅制成。背板214可具有多个穿孔214h，并包括电极层216及支撑电极层216的支撑层218。电极层216可由金属或掺杂多晶硅制成。支撑层218可由氮化物制成。背板214还可包括氧化物220。穿孔214h暂时地被氧化物220所堵上。暂时性基板204还可包括牺牲层222，位于薄膜层2120及背板214之间。牺牲层222可由氧化物制成。暂时性基板204还可包括停止层224，位于乘载层210及薄膜层2120之间。停止层224可由氧化物制成。请参照图2B，接合暂时性基板204及基板202。接着，可移除乘载层210。此外，通过图案化薄膜层2120形成用于MEMS结构的薄膜212。薄膜212可具有多个穿孔212h。在一实施例中，形成薄膜212的步骤是在接合暂时性基板204及基板202的步骤之前进行(这个例子并未绘示于附图中)。在另一实施例中，形成薄膜212的步骤是在接合暂时性基板204及基板202的步骤之后进行。在这个例子中，在接合暂时性基板204及基板202的步骤之后，移除乘载层210及停止层224。接着，图案化薄膜层2120以形成薄膜212。之后，可在薄膜212上形成介电层226。介电层226可由氧化物制成。请参照图2C，将薄膜212及背板214连接至CMOS结构206。更具体地说，薄膜212及背板214可通过位于MEMS结构及CMOS结构206之上的通孔228及导电层230连接至CMOS结构206。为易于制作工艺进行，通孔228及导电层230可由具有良好蚀刻抗性的导电材料制成，例如铂或硅化铝。通孔228及导电层230可通过通孔开启制作工艺、金属沉积制作工艺及金属图案化制作工艺来形成。请参照图2D，可在导电层230上形成硬掩模层232。硬掩模层232具有
对应MEMS结构的开口232o。硬掩模层232可用于在接下来的蚀刻制作工艺中保护CMOS结构206，并可由氮化物制成。硬掩模层232可通过沉积制作工艺及图案化制作工艺来形成。还可进一步地在MEMS结构及CMOS结构206之上形成保护层234。保护层234可由氧化物或光致抗蚀剂制成。保护层234可通过沉积制作工艺来形成。请参照图2E，可减薄基板202的基底208，并可在基底208中形成开口236。在一实施例中，此一步骤是将结构上下颠倒来进行。开口236可通过深反应离子蚀刻(Deep Reactive-Ion Etching,DRIE)来形成。请参照图2F，在基板202中形成对应MEMS结构的空腔238。更具体地说，空腔238可通过延伸开口236来形成，这可通过移除基板202中的氧化物来进行。此外，可通过移除牺牲层222(氧化物)的一部分形成用于MEMS结构的气隙240。堵上穿孔214h的氧化物220也可在这个步骤中移除。通过上述方法，MEMS结构的制造不需受限于CMOS结构的制作工艺。如此一来，较易于控制薄膜应力本文档来自技高网...

【技术保护点】
一种半导体结构，包括：基板，包括CMOS结构；以及MEMS结构，形成在所述基板上并相邻于所述CMOS结构，所述MEMS结构连接至所述CMOS结构，所述MEMS结构包括：薄膜，由掺杂多晶硅制成；及背板；其中所述基板具有对应所述MEMS结构的空腔。

【技术特征摘要】
1.一种半导体结构，包括：基板，包括CMOS结构；以及MEMS结构，形成在所述基板上并相邻于所述CMOS结构，所述MEMS结构连接至所述CMOS结构，所述MEMS结构包括：薄膜，由掺杂多晶硅制成；及背板；其中所述基板具有对应所述MEMS结构的空腔。2.根据权利要求1所述的半导体结构，其中所述背板具有多个穿孔，并包括电极层及支撑所述电极层的支撑层。3.根据权利要求1所述的半导体结构，其中所述MEMS结构还包括：气隙，位于所述薄膜及所述背板之间。4.根据权利要求1所述的半导体结构，还包括：通孔及导电层，形成于所述MEMS结构及所述CMOS结构之上，其中所述薄膜及所述背板通过所述通孔及所述导电层连接至所述CMOS结构。5.一种半导体结构的制造方法，包括：提供基板及暂时性基板，其中所述基板包括CMOS结构，所述暂时性基板包括乘载层、薄膜层及用于MEMS结构的背板；接合所述暂时性基板及所述基板；通过图案化所述薄膜层形成用于所述MEMS结构的薄膜；将所述薄膜及所述背板连接至所述CMOS结构；以及在所述基板中形成对应所述MEMS结构的空腔。6.根据权利要求5所述的半导体结构的制造方法，其中形成所述薄膜的步骤是在接合所述暂时性基板及所述基板的步骤之前进行，所述半导体结构的制造方法还包括：在接合所述暂时性基板及所述基板的步骤之后，移除所述乘载层。7.根据权利要求5所述的半导体结构的制造方法，其中形成所述薄膜的步骤是在接合所述暂时性...

【专利技术属性】
技术研发人员：林元生，徐长生，林梦嘉，李世伟，陈彦达，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71